eeepc-laptop: Register as a pci-hotplug device
[linux-2.6/linux-acpi-2.6.git] / arch / powerpc / platforms / cell / Kconfig
blob50f17bdd3c163c39187e07fd756f4bfc113e5e2c
1 config PPC_CELL
2         bool
3         default n
5 config PPC_CELL_COMMON
6         bool
7         select PPC_CELL
8         select PPC_DCR_MMIO
9         select PPC_INDIRECT_IO
10         select PPC_NATIVE
11         select PPC_RTAS
13 config PPC_CELL_NATIVE
14         bool
15         select PPC_CELL_COMMON
16         select MPIC
17         select IBM_NEW_EMAC_EMAC4
18         select IBM_NEW_EMAC_RGMII
19         select IBM_NEW_EMAC_ZMII #test only
20         select IBM_NEW_EMAC_TAH  #test only
21         default n
23 config PPC_IBM_CELL_BLADE
24         bool "IBM Cell Blade"
25         depends on PPC64 && PPC_BOOK3S
26         select PPC_CELL_NATIVE
27         select PPC_OF_PLATFORM_PCI
28         select PCI
29         select MMIO_NVRAM
30         select PPC_UDBG_16550
31         select UDBG_RTAS_CONSOLE
33 config PPC_CELLEB
34         bool "Toshiba's Cell Reference Set 'Celleb' Architecture"
35         depends on PPC64 && PPC_BOOK3S
36         select PPC_CELL_NATIVE
37         select PPC_OF_PLATFORM_PCI
38         select PCI
39         select HAS_TXX9_SERIAL
40         select PPC_UDBG_BEAT
41         select USB_OHCI_BIG_ENDIAN_MMIO
42         select USB_EHCI_BIG_ENDIAN_MMIO
44 config PPC_CELL_QPACE
45         bool "IBM Cell - QPACE"
46         depends on PPC64 && PPC_BOOK3S
47         select PPC_CELL_COMMON
49 config AXON_MSI
50         bool
51         depends on PPC_IBM_CELL_BLADE && PCI_MSI
52         default y
54 menu "Cell Broadband Engine options"
55         depends on PPC_CELL
57 config SPU_FS
58         tristate "SPU file system"
59         default m
60         depends on PPC_CELL
61         select SPU_BASE
62         select MEMORY_HOTPLUG
63         help
64           The SPU file system is used to access Synergistic Processing
65           Units on machines implementing the Broadband Processor
66           Architecture.
68 config SPU_FS_64K_LS
69         bool "Use 64K pages to map SPE local  store"
70         # we depend on PPC_MM_SLICES for now rather than selecting
71         # it because we depend on hugetlbfs hooks being present. We
72         # will fix that when the generic code has been improved to
73         # not require hijacking hugetlbfs hooks.
74         depends on SPU_FS && PPC_MM_SLICES && !PPC_64K_PAGES
75         default y
76         select PPC_HAS_HASH_64K
77         help
78           This option causes SPE local stores to be mapped in process
79           address spaces using 64K pages while the rest of the kernel
80           uses 4K pages. This can improve performances of applications
81           using multiple SPEs by lowering the TLB pressure on them.
83 config SPU_TRACE
84         tristate "SPU event tracing support"
85         depends on SPU_FS && MARKERS
86         help
87           This option allows reading a trace of spu-related events through
88           the sputrace file in procfs.
90 config SPU_BASE
91         bool
92         default n
94 config CBE_RAS
95         bool "RAS features for bare metal Cell BE"
96         depends on PPC_CELL_NATIVE
97         default y
99 config PPC_IBM_CELL_RESETBUTTON
100         bool "IBM Cell Blade Pinhole reset button"
101         depends on CBE_RAS && PPC_IBM_CELL_BLADE
102         default y
103         help
104           Support Pinhole Resetbutton on IBM Cell blades.
105           This adds a method to trigger system reset via front panel pinhole button.
107 config PPC_IBM_CELL_POWERBUTTON
108         tristate "IBM Cell Blade power button"
109         depends on PPC_IBM_CELL_BLADE && INPUT_EVDEV
110         default y
111         help
112           Support Powerbutton on IBM Cell blades.
113           This will enable the powerbutton as an input device.
115 config CBE_THERM
116         tristate "CBE thermal support"
117         default m
118         depends on CBE_RAS && SPU_BASE
120 config CBE_CPUFREQ
121         tristate "CBE frequency scaling"
122         depends on CBE_RAS && CPU_FREQ
123         default m
124         help
125           This adds the cpufreq driver for Cell BE processors.
126           For details, take a look at <file:Documentation/cpu-freq/>.
127           If you don't have such processor, say N
129 config CBE_CPUFREQ_PMI_ENABLE
130         bool "CBE frequency scaling using PMI interface"
131         depends on CBE_CPUFREQ && EXPERIMENTAL
132         default n
133         help
134           Select this, if you want to use the PMI interface
135           to switch frequencies. Using PMI, the
136           processor will not only be able to run at lower speed,
137           but also at lower core voltage.
139 config CBE_CPUFREQ_PMI
140         tristate
141         depends on CBE_CPUFREQ_PMI_ENABLE
142         default CBE_CPUFREQ
144 config PPC_PMI
145         tristate
146         default y
147         depends on CBE_CPUFREQ_PMI || PPC_IBM_CELL_POWERBUTTON
148         help
149           PMI (Platform Management Interrupt) is a way to
150           communicate with the BMC (Baseboard Management Controller).
151           It is used in some IBM Cell blades.
153 config CBE_CPUFREQ_SPU_GOVERNOR
154         tristate "CBE frequency scaling based on SPU usage"
155         depends on SPU_FS && CPU_FREQ
156         default m
157         help
158           This governor checks for spu usage to adjust the cpu frequency.
159           If no spu is running on a given cpu, that cpu will be throttled to
160           the minimal possible frequency.
162 endmenu
164 config OPROFILE_CELL
165         def_bool y
166         depends on PPC_CELL_NATIVE && (OPROFILE = m || OPROFILE = y) && SPU_BASE