drivers/net/netxen/netxen_nic_hdr.h

   1 /*
   2  * Copyright (C) 2003 - 2006 NetXen, Inc.
   3  * All rights reserved.
   4  *
   5  * This program is free software; you can redistribute it and/or
   6  * modify it under the terms of the GNU General Public License
   7  * as published by the Free Software Foundation; either version 2
   8  * of the License, or (at your option) any later version.
   9  *
  10  * This program is distributed in the hope that it will be useful, but
  11  * WITHOUT ANY WARRANTY; without even the implied warranty of
  12  * MERCHANTABILITY or FITNESS FOR A PARTICULAR PURPOSE.  See the
  13  * GNU General Public License for more details.
  14  *
  15  * You should have received a copy of the GNU General Public License
  16  * along with this program; if not, write to the Free Software
  17  * Foundation, Inc., 59 Temple Place - Suite 330, Boston,
  18  * MA  02111-1307, USA.
  19  *
  20  * The full GNU General Public License is included in this distribution
  21  * in the file called LICENSE.
  22  *
  23  * Contact Information:
  24  *    info@netxen.com
  25  * NetXen,
  26  * 3965 Freedom Circle, Fourth floor,
  27  * Santa Clara, CA 95054
  28  */
  29
  30 #ifndef __NETXEN_NIC_HDR_H_
  31 #define __NETXEN_NIC_HDR_H_
  32
  33 #include <linux/module.h>
  34 #include <linux/kernel.h>
  35 #include <linux/version.h>
  36
  37 #include <linux/spinlock.h>
  38 #include <asm/irq.h>
  39 #include <linux/init.h>
  40 #include <linux/errno.h>
  41 #include <linux/pci.h>
  42 #include <linux/types.h>
  43 #include <asm/uaccess.h>
  44 #include <asm/string.h>         /* for memset */
  45
  46 /*
  47  * The basic unit of access when reading/writing control registers.
  48  */
  49
  50 typedef __le32 netxen_crbword_t;        /* single word in CRB space */
  51
  52 enum {
  53         NETXEN_HW_H0_CH_HUB_ADR = 0x05,
  54         NETXEN_HW_H1_CH_HUB_ADR = 0x0E,
  55         NETXEN_HW_H2_CH_HUB_ADR = 0x03,
  56         NETXEN_HW_H3_CH_HUB_ADR = 0x01,
  57         NETXEN_HW_H4_CH_HUB_ADR = 0x06,
  58         NETXEN_HW_H5_CH_HUB_ADR = 0x07,
  59         NETXEN_HW_H6_CH_HUB_ADR = 0x08
  60 };
  61
  62 /*  Hub 0 */
  63 enum {
  64         NETXEN_HW_MN_CRB_AGT_ADR = 0x15,
  65         NETXEN_HW_MS_CRB_AGT_ADR = 0x25
  66 };
  67
  68 /*  Hub 1 */
  69 enum {
  70         NETXEN_HW_PS_CRB_AGT_ADR = 0x73,
  71         NETXEN_HW_SS_CRB_AGT_ADR = 0x20,
  72         NETXEN_HW_RPMX3_CRB_AGT_ADR = 0x0b,
  73         NETXEN_HW_QMS_CRB_AGT_ADR = 0x00,
  74         NETXEN_HW_SQGS0_CRB_AGT_ADR = 0x01,
  75         NETXEN_HW_SQGS1_CRB_AGT_ADR = 0x02,
  76         NETXEN_HW_SQGS2_CRB_AGT_ADR = 0x03,
  77         NETXEN_HW_SQGS3_CRB_AGT_ADR = 0x04,
  78         NETXEN_HW_C2C0_CRB_AGT_ADR = 0x58,
  79         NETXEN_HW_C2C1_CRB_AGT_ADR = 0x59,
  80         NETXEN_HW_C2C2_CRB_AGT_ADR = 0x5a,
  81         NETXEN_HW_RPMX2_CRB_AGT_ADR = 0x0a,
  82         NETXEN_HW_RPMX4_CRB_AGT_ADR = 0x0c,
  83         NETXEN_HW_RPMX7_CRB_AGT_ADR = 0x0f,
  84         NETXEN_HW_RPMX9_CRB_AGT_ADR = 0x12,
  85         NETXEN_HW_SMB_CRB_AGT_ADR = 0x18
  86 };
  87
  88 /*  Hub 2 */
  89 enum {
  90         NETXEN_HW_NIU_CRB_AGT_ADR = 0x31,
  91         NETXEN_HW_I2C0_CRB_AGT_ADR = 0x19,
  92         NETXEN_HW_I2C1_CRB_AGT_ADR = 0x29,
  93
  94         NETXEN_HW_SN_CRB_AGT_ADR = 0x10,
  95         NETXEN_HW_I2Q_CRB_AGT_ADR = 0x20,
  96         NETXEN_HW_LPC_CRB_AGT_ADR = 0x22,
  97         NETXEN_HW_ROMUSB_CRB_AGT_ADR = 0x21,
  98         NETXEN_HW_QM_CRB_AGT_ADR = 0x66,
  99         NETXEN_HW_SQG0_CRB_AGT_ADR = 0x60,
 100         NETXEN_HW_SQG1_CRB_AGT_ADR = 0x61,
 101         NETXEN_HW_SQG2_CRB_AGT_ADR = 0x62,
 102         NETXEN_HW_SQG3_CRB_AGT_ADR = 0x63,
 103         NETXEN_HW_RPMX1_CRB_AGT_ADR = 0x09,
 104         NETXEN_HW_RPMX5_CRB_AGT_ADR = 0x0d,
 105         NETXEN_HW_RPMX6_CRB_AGT_ADR = 0x0e,
 106         NETXEN_HW_RPMX8_CRB_AGT_ADR = 0x11
 107 };
 108
 109 /*  Hub 3 */
 110 enum {
 111         NETXEN_HW_PH_CRB_AGT_ADR = 0x1A,
 112         NETXEN_HW_SRE_CRB_AGT_ADR = 0x50,
 113         NETXEN_HW_EG_CRB_AGT_ADR = 0x51,
 114         NETXEN_HW_RPMX0_CRB_AGT_ADR = 0x08
 115 };
 116
 117 /*  Hub 4 */
 118 enum {
 119         NETXEN_HW_PEGN0_CRB_AGT_ADR = 0x40,
 120         NETXEN_HW_PEGN1_CRB_AGT_ADR,
 121         NETXEN_HW_PEGN2_CRB_AGT_ADR,
 122         NETXEN_HW_PEGN3_CRB_AGT_ADR,
 123         NETXEN_HW_PEGNI_CRB_AGT_ADR,
 124         NETXEN_HW_PEGND_CRB_AGT_ADR,
 125         NETXEN_HW_PEGNC_CRB_AGT_ADR,
 126         NETXEN_HW_PEGR0_CRB_AGT_ADR,
 127         NETXEN_HW_PEGR1_CRB_AGT_ADR,
 128         NETXEN_HW_PEGR2_CRB_AGT_ADR,
 129         NETXEN_HW_PEGR3_CRB_AGT_ADR
 130 };
 131
 132 /*  Hub 5 */
 133 enum {
 134         NETXEN_HW_PEGS0_CRB_AGT_ADR = 0x40,
 135         NETXEN_HW_PEGS1_CRB_AGT_ADR,
 136         NETXEN_HW_PEGS2_CRB_AGT_ADR,
 137         NETXEN_HW_PEGS3_CRB_AGT_ADR,
 138         NETXEN_HW_PEGSI_CRB_AGT_ADR,
 139         NETXEN_HW_PEGSD_CRB_AGT_ADR,
 140         NETXEN_HW_PEGSC_CRB_AGT_ADR
 141 };
 142
 143 /*  Hub 6 */
 144 enum {
 145         NETXEN_HW_CAS0_CRB_AGT_ADR = 0x46,
 146         NETXEN_HW_CAS1_CRB_AGT_ADR = 0x47,
 147         NETXEN_HW_CAS2_CRB_AGT_ADR = 0x48,
 148         NETXEN_HW_CAS3_CRB_AGT_ADR = 0x49,
 149         NETXEN_HW_NCM_CRB_AGT_ADR = 0x16,
 150         NETXEN_HW_TMR_CRB_AGT_ADR = 0x17,
 151         NETXEN_HW_XDMA_CRB_AGT_ADR = 0x05,
 152         NETXEN_HW_OCM0_CRB_AGT_ADR = 0x06,
 153         NETXEN_HW_OCM1_CRB_AGT_ADR = 0x07
 154 };
 155
 156 /*  Floaters - non existent modules */
 157 #define NETXEN_HW_EFC_RPMX0_CRB_AGT_ADR 0x67
 158
 159 /*  This field defines PCI/X adr [25:20] of agents on the CRB */
 160 enum {
 161         NETXEN_HW_PX_MAP_CRB_PH = 0,
 162         NETXEN_HW_PX_MAP_CRB_PS,
 163         NETXEN_HW_PX_MAP_CRB_MN,
 164         NETXEN_HW_PX_MAP_CRB_MS,
 165         NETXEN_HW_PX_MAP_CRB_PGR1,
 166         NETXEN_HW_PX_MAP_CRB_SRE,
 167         NETXEN_HW_PX_MAP_CRB_NIU,
 168         NETXEN_HW_PX_MAP_CRB_QMN,
 169         NETXEN_HW_PX_MAP_CRB_SQN0,
 170         NETXEN_HW_PX_MAP_CRB_SQN1,
 171         NETXEN_HW_PX_MAP_CRB_SQN2,
 172         NETXEN_HW_PX_MAP_CRB_SQN3,
 173         NETXEN_HW_PX_MAP_CRB_QMS,
 174         NETXEN_HW_PX_MAP_CRB_SQS0,
 175         NETXEN_HW_PX_MAP_CRB_SQS1,
 176         NETXEN_HW_PX_MAP_CRB_SQS2,
 177         NETXEN_HW_PX_MAP_CRB_SQS3,
 178         NETXEN_HW_PX_MAP_CRB_PGN0,
 179         NETXEN_HW_PX_MAP_CRB_PGN1,
 180         NETXEN_HW_PX_MAP_CRB_PGN2,
 181         NETXEN_HW_PX_MAP_CRB_PGN3,
 182         NETXEN_HW_PX_MAP_CRB_PGND,
 183         NETXEN_HW_PX_MAP_CRB_PGNI,
 184         NETXEN_HW_PX_MAP_CRB_PGS0,
 185         NETXEN_HW_PX_MAP_CRB_PGS1,
 186         NETXEN_HW_PX_MAP_CRB_PGS2,
 187         NETXEN_HW_PX_MAP_CRB_PGS3,
 188         NETXEN_HW_PX_MAP_CRB_PGSD,
 189         NETXEN_HW_PX_MAP_CRB_PGSI,
 190         NETXEN_HW_PX_MAP_CRB_SN,
 191         NETXEN_HW_PX_MAP_CRB_PGR2,
 192         NETXEN_HW_PX_MAP_CRB_EG,
 193         NETXEN_HW_PX_MAP_CRB_PH2,
 194         NETXEN_HW_PX_MAP_CRB_PS2,
 195         NETXEN_HW_PX_MAP_CRB_CAM,
 196         NETXEN_HW_PX_MAP_CRB_CAS0,
 197         NETXEN_HW_PX_MAP_CRB_CAS1,
 198         NETXEN_HW_PX_MAP_CRB_CAS2,
 199         NETXEN_HW_PX_MAP_CRB_C2C0,
 200         NETXEN_HW_PX_MAP_CRB_C2C1,
 201         NETXEN_HW_PX_MAP_CRB_TIMR,
 202         NETXEN_HW_PX_MAP_CRB_PGR3,
 203         NETXEN_HW_PX_MAP_CRB_RPMX1,
 204         NETXEN_HW_PX_MAP_CRB_RPMX2,
 205         NETXEN_HW_PX_MAP_CRB_RPMX3,
 206         NETXEN_HW_PX_MAP_CRB_RPMX4,
 207         NETXEN_HW_PX_MAP_CRB_RPMX5,
 208         NETXEN_HW_PX_MAP_CRB_RPMX6,
 209         NETXEN_HW_PX_MAP_CRB_RPMX7,
 210         NETXEN_HW_PX_MAP_CRB_XDMA,
 211         NETXEN_HW_PX_MAP_CRB_I2Q,
 212         NETXEN_HW_PX_MAP_CRB_ROMUSB,
 213         NETXEN_HW_PX_MAP_CRB_CAS3,
 214         NETXEN_HW_PX_MAP_CRB_RPMX0,
 215         NETXEN_HW_PX_MAP_CRB_RPMX8,
 216         NETXEN_HW_PX_MAP_CRB_RPMX9,
 217         NETXEN_HW_PX_MAP_CRB_OCM0,
 218         NETXEN_HW_PX_MAP_CRB_OCM1,
 219         NETXEN_HW_PX_MAP_CRB_SMB,
 220         NETXEN_HW_PX_MAP_CRB_I2C0,
 221         NETXEN_HW_PX_MAP_CRB_I2C1,
 222         NETXEN_HW_PX_MAP_CRB_LPC,
 223         NETXEN_HW_PX_MAP_CRB_PGNC,
 224         NETXEN_HW_PX_MAP_CRB_PGR0
 225 };
 226
 227 /*  This field defines CRB adr [31:20] of the agents */
 228
 229 #define NETXEN_HW_CRB_HUB_AGT_ADR_MN    \
 230         ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MN_CRB_AGT_ADR)
 231 #define NETXEN_HW_CRB_HUB_AGT_ADR_PH    \
 232         ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_PH_CRB_AGT_ADR)
 233 #define NETXEN_HW_CRB_HUB_AGT_ADR_MS    \
 234         ((NETXEN_HW_H0_CH_HUB_ADR << 7) | NETXEN_HW_MS_CRB_AGT_ADR)
 235
 236 #define NETXEN_HW_CRB_HUB_AGT_ADR_PS    \
 237         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_PS_CRB_AGT_ADR)
 238 #define NETXEN_HW_CRB_HUB_AGT_ADR_SS    \
 239         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SS_CRB_AGT_ADR)
 240 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX3 \
 241         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX3_CRB_AGT_ADR)
 242 #define NETXEN_HW_CRB_HUB_AGT_ADR_QMS   \
 243         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_QMS_CRB_AGT_ADR)
 244 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS0  \
 245         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS0_CRB_AGT_ADR)
 246 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS1  \
 247         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS1_CRB_AGT_ADR)
 248 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS2  \
 249         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS2_CRB_AGT_ADR)
 250 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQS3  \
 251         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SQGS3_CRB_AGT_ADR)
 252 #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C0  \
 253         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C0_CRB_AGT_ADR)
 254 #define NETXEN_HW_CRB_HUB_AGT_ADR_C2C1  \
 255         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_C2C1_CRB_AGT_ADR)
 256 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX2 \
 257         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX2_CRB_AGT_ADR)
 258 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX4 \
 259         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX4_CRB_AGT_ADR)
 260 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX7 \
 261         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX7_CRB_AGT_ADR)
 262 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX9 \
 263         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_RPMX9_CRB_AGT_ADR)
 264 #define NETXEN_HW_CRB_HUB_AGT_ADR_SMB   \
 265         ((NETXEN_HW_H1_CH_HUB_ADR << 7) | NETXEN_HW_SMB_CRB_AGT_ADR)
 266
 267 #define NETXEN_HW_CRB_HUB_AGT_ADR_NIU   \
 268         ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_NIU_CRB_AGT_ADR)
 269 #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C0  \
 270         ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C0_CRB_AGT_ADR)
 271 #define NETXEN_HW_CRB_HUB_AGT_ADR_I2C1  \
 272         ((NETXEN_HW_H2_CH_HUB_ADR << 7) | NETXEN_HW_I2C1_CRB_AGT_ADR)
 273
 274 #define NETXEN_HW_CRB_HUB_AGT_ADR_SRE   \
 275         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SRE_CRB_AGT_ADR)
 276 #define NETXEN_HW_CRB_HUB_AGT_ADR_EG    \
 277         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_EG_CRB_AGT_ADR)
 278 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX0 \
 279         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX0_CRB_AGT_ADR)
 280 #define NETXEN_HW_CRB_HUB_AGT_ADR_QMN   \
 281         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_QM_CRB_AGT_ADR)
 282 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN0  \
 283         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG0_CRB_AGT_ADR)
 284 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN1  \
 285         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG1_CRB_AGT_ADR)
 286 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN2  \
 287         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG2_CRB_AGT_ADR)
 288 #define NETXEN_HW_CRB_HUB_AGT_ADR_SQN3  \
 289         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_SQG3_CRB_AGT_ADR)
 290 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX1 \
 291         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX1_CRB_AGT_ADR)
 292 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX5 \
 293         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX5_CRB_AGT_ADR)
 294 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX6 \
 295         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX6_CRB_AGT_ADR)
 296 #define NETXEN_HW_CRB_HUB_AGT_ADR_RPMX8 \
 297         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_RPMX8_CRB_AGT_ADR)
 298 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS0  \
 299         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS0_CRB_AGT_ADR)
 300 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS1  \
 301         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS1_CRB_AGT_ADR)
 302 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS2  \
 303         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS2_CRB_AGT_ADR)
 304 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAS3  \
 305         ((NETXEN_HW_H3_CH_HUB_ADR << 7) | NETXEN_HW_CAS3_CRB_AGT_ADR)
 306
 307 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNI  \
 308         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNI_CRB_AGT_ADR)
 309 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGND  \
 310         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGND_CRB_AGT_ADR)
 311 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN0  \
 312         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN0_CRB_AGT_ADR)
 313 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN1  \
 314         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN1_CRB_AGT_ADR)
 315 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN2  \
 316         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN2_CRB_AGT_ADR)
 317 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGN3  \
 318         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGN3_CRB_AGT_ADR)
 319 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGNC  \
 320         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGNC_CRB_AGT_ADR)
 321 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR0  \
 322         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR0_CRB_AGT_ADR)
 323 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR1  \
 324         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR1_CRB_AGT_ADR)
 325 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR2  \
 326         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR2_CRB_AGT_ADR)
 327 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGR3  \
 328         ((NETXEN_HW_H4_CH_HUB_ADR << 7) | NETXEN_HW_PEGR3_CRB_AGT_ADR)
 329
 330 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSI  \
 331         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSI_CRB_AGT_ADR)
 332 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSD  \
 333         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSD_CRB_AGT_ADR)
 334 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS0  \
 335         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS0_CRB_AGT_ADR)
 336 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS1  \
 337         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS1_CRB_AGT_ADR)
 338 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS2  \
 339         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS2_CRB_AGT_ADR)
 340 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGS3  \
 341         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGS3_CRB_AGT_ADR)
 342 #define NETXEN_HW_CRB_HUB_AGT_ADR_PGSC  \
 343         ((NETXEN_HW_H5_CH_HUB_ADR << 7) | NETXEN_HW_PEGSC_CRB_AGT_ADR)
 344
 345 #define NETXEN_HW_CRB_HUB_AGT_ADR_CAM   \
 346         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_NCM_CRB_AGT_ADR)
 347 #define NETXEN_HW_CRB_HUB_AGT_ADR_TIMR  \
 348         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_TMR_CRB_AGT_ADR)
 349 #define NETXEN_HW_CRB_HUB_AGT_ADR_XDMA  \
 350         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_XDMA_CRB_AGT_ADR)
 351 #define NETXEN_HW_CRB_HUB_AGT_ADR_SN    \
 352         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_SN_CRB_AGT_ADR)
 353 #define NETXEN_HW_CRB_HUB_AGT_ADR_I2Q   \
 354         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_I2Q_CRB_AGT_ADR)
 355 #define NETXEN_HW_CRB_HUB_AGT_ADR_ROMUSB        \
 356         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_ROMUSB_CRB_AGT_ADR)
 357 #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM0  \
 358         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM0_CRB_AGT_ADR)
 359 #define NETXEN_HW_CRB_HUB_AGT_ADR_OCM1  \
 360         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_OCM1_CRB_AGT_ADR)
 361 #define NETXEN_HW_CRB_HUB_AGT_ADR_LPC   \
 362         ((NETXEN_HW_H6_CH_HUB_ADR << 7) | NETXEN_HW_LPC_CRB_AGT_ADR)
 363
 364 /*
 365  * MAX_RCV_CTX : The number of receive contexts that are available on
 366  * the phantom.
 367  */
 368 #define MAX_RCV_CTX                     1
 369
 370 #define NETXEN_SRE_INT_STATUS           (NETXEN_CRB_SRE + 0x00034)
 371 #define NETXEN_SRE_PBI_ACTIVE_STATUS    (NETXEN_CRB_SRE + 0x01014)
 372 #define NETXEN_SRE_L1RE_CTL             (NETXEN_CRB_SRE + 0x03000)
 373 #define NETXEN_SRE_L2RE_CTL             (NETXEN_CRB_SRE + 0x05000)
 374 #define NETXEN_SRE_BUF_CTL              (NETXEN_CRB_SRE + 0x01000)
 375
 376 #define NETXEN_DMA_BASE(U)      (NETXEN_CRB_PCIX_MD + 0x20000 + ((U)<<16))
 377 #define NETXEN_DMA_COMMAND(U)   (NETXEN_DMA_BASE(U) + 0x00008)
 378
 379 #define NETXEN_I2Q_CLR_PCI_HI   (NETXEN_CRB_I2Q + 0x00034)
 380
 381 #define PEG_NETWORK_BASE(N)     (NETXEN_CRB_PEG_NET_0 + (((N)&3) << 20))
 382 #define CRB_REG_EX_PC           0x3c
 383
 384 #define ROMUSB_GLB      (NETXEN_CRB_ROMUSB + 0x00000)
 385 #define ROMUSB_ROM      (NETXEN_CRB_ROMUSB + 0x10000)
 386
 387 #define NETXEN_ROMUSB_GLB_STATUS        (ROMUSB_GLB + 0x0004)
 388 #define NETXEN_ROMUSB_GLB_SW_RESET      (ROMUSB_GLB + 0x0008)
 389 #define NETXEN_ROMUSB_GLB_PAD_GPIO_I    (ROMUSB_GLB + 0x000c)
 390 #define NETXEN_ROMUSB_GLB_CAS_RST       (ROMUSB_GLB + 0x0038)
 391 #define NETXEN_ROMUSB_GLB_TEST_MUX_SEL  (ROMUSB_GLB + 0x0044)
 392 #define NETXEN_ROMUSB_GLB_PEGTUNE_DONE  (ROMUSB_GLB + 0x005c)
 393 #define NETXEN_ROMUSB_GLB_CHIP_CLK_CTRL (ROMUSB_GLB + 0x00A8)
 394
 395 #define NETXEN_ROMUSB_GPIO(n)           (ROMUSB_GLB + 0x60 + (4 * (n)))
 396
 397 #define NETXEN_ROMUSB_ROM_INSTR_OPCODE  (ROMUSB_ROM + 0x0004)
 398 #define NETXEN_ROMUSB_ROM_ADDRESS       (ROMUSB_ROM + 0x0008)
 399 #define NETXEN_ROMUSB_ROM_WDATA         (ROMUSB_ROM + 0x000c)
 400 #define NETXEN_ROMUSB_ROM_ABYTE_CNT     (ROMUSB_ROM + 0x0010)
 401 #define NETXEN_ROMUSB_ROM_DUMMY_BYTE_CNT (ROMUSB_ROM + 0x0014)
 402 #define NETXEN_ROMUSB_ROM_RDATA         (ROMUSB_ROM + 0x0018)
 403
 404 /* Lock IDs for ROM lock */
 405 #define ROM_LOCK_DRIVER 0x0d417340
 406
 407 /******************************************************************************
 408 *
 409 *    Definitions specific to M25P flash
 410 *
 411 *******************************************************************************
 412 *   Instructions
 413 */
 414 #define M25P_INSTR_WREN         0x06
 415 #define M25P_INSTR_WRDI         0x04
 416 #define M25P_INSTR_RDID         0x9f
 417 #define M25P_INSTR_RDSR         0x05
 418 #define M25P_INSTR_WRSR         0x01
 419 #define M25P_INSTR_READ         0x03
 420 #define M25P_INSTR_FAST_READ    0x0b
 421 #define M25P_INSTR_PP           0x02
 422 #define M25P_INSTR_SE           0xd8
 423 #define M25P_INSTR_BE           0xc7
 424 #define M25P_INSTR_DP           0xb9
 425 #define M25P_INSTR_RES          0xab
 426
 427 /* all are 1MB windows */
 428
 429 #define NETXEN_PCI_CRB_WINDOWSIZE       0x00100000
 430 #define NETXEN_PCI_CRB_WINDOW(A)        \
 431         (NETXEN_PCI_CRBSPACE + (A)*NETXEN_PCI_CRB_WINDOWSIZE)
 432
 433 #define NETXEN_CRB_NIU          NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_NIU)
 434 #define NETXEN_CRB_SRE          NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_SRE)
 435 #define NETXEN_CRB_ROMUSB       \
 436         NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_ROMUSB)
 437 #define NETXEN_CRB_I2Q          NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_I2Q)
 438 #define NETXEN_CRB_MAX          NETXEN_PCI_CRB_WINDOW(64)
 439
 440 #define NETXEN_CRB_PCIX_HOST    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH)
 441 #define NETXEN_CRB_PCIX_HOST2   NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PH2)
 442 #define NETXEN_CRB_PEG_NET_0    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN0)
 443 #define NETXEN_CRB_PEG_NET_1    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN1)
 444 #define NETXEN_CRB_PEG_NET_2    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN2)
 445 #define NETXEN_CRB_PEG_NET_3    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGN3)
 446 #define NETXEN_CRB_PEG_NET_D    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGND)
 447 #define NETXEN_CRB_PEG_NET_I    NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PGNI)
 448 #define NETXEN_CRB_DDR_NET      NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_MN)
 449
 450 #define NETXEN_CRB_PCIX_MD      NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_PS)
 451 #define NETXEN_CRB_PCIE         NETXEN_CRB_PCIX_MD
 452
 453 #define ISR_INT_VECTOR          (NETXEN_PCIX_PS_REG(PCIX_INT_VECTOR))
 454 #define ISR_INT_MASK            (NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
 455 #define ISR_INT_MASK_SLOW       (NETXEN_PCIX_PS_REG(PCIX_INT_MASK))
 456 #define ISR_INT_TARGET_STATUS   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS))
 457 #define ISR_INT_TARGET_MASK     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK))
 458 #define ISR_INT_TARGET_STATUS_F1   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F1))
 459 #define ISR_INT_TARGET_MASK_F1     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F1))
 460 #define ISR_INT_TARGET_STATUS_F2   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F2))
 461 #define ISR_INT_TARGET_MASK_F2     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F2))
 462 #define ISR_INT_TARGET_STATUS_F3   (NETXEN_PCIX_PS_REG(PCIX_TARGET_STATUS_F3))
 463 #define ISR_INT_TARGET_MASK_F3     (NETXEN_PCIX_PS_REG(PCIX_TARGET_MASK_F3))
 464
 465 #define NETXEN_PCI_MAPSIZE      128
 466 #define NETXEN_PCI_DDR_NET      (0x00000000UL)
 467 #define NETXEN_PCI_QDR_NET      (0x04000000UL)
 468 #define NETXEN_PCI_DIRECT_CRB   (0x04400000UL)
 469 #define NETXEN_PCI_CAMQM_MAX    (0x04ffffffUL)
 470 #define NETXEN_PCI_OCM0         (0x05000000UL)
 471 #define NETXEN_PCI_OCM0_MAX     (0x050fffffUL)
 472 #define NETXEN_PCI_OCM1         (0x05100000UL)
 473 #define NETXEN_PCI_OCM1_MAX     (0x051fffffUL)
 474 #define NETXEN_PCI_CRBSPACE     (0x06000000UL)
 475 #define NETXEN_PCI_128MB_SIZE   (0x08000000UL)
 476 #define NETXEN_PCI_32MB_SIZE    (0x02000000UL)
 477
 478 #define NETXEN_CRB_CAM  NETXEN_PCI_CRB_WINDOW(NETXEN_HW_PX_MAP_CRB_CAM)
 479
 480 #define NETXEN_ADDR_DDR_NET     (0x0000000000000000ULL)
 481 #define NETXEN_ADDR_DDR_NET_MAX (0x000000000fffffffULL)
 482 #define NETXEN_ADDR_OCM0        (0x0000000200000000ULL)
 483 #define NETXEN_ADDR_OCM0_MAX    (0x00000002000fffffULL)
 484 #define NETXEN_ADDR_OCM1        (0x0000000200400000ULL)
 485 #define NETXEN_ADDR_OCM1_MAX    (0x00000002004fffffULL)
 486 #define NETXEN_ADDR_QDR_NET     (0x0000000300000000ULL)
 487 #define NETXEN_ADDR_QDR_NET_MAX (0x00000003003fffffULL)
 488
 489         /* 200ms delay in each loop */
 490 #define NETXEN_NIU_PHY_WAITLEN          200000
 491         /* 10 seconds before we give up */
 492 #define NETXEN_NIU_PHY_WAITMAX          50
 493 #define NETXEN_NIU_MAX_GBE_PORTS        4
 494 #define NETXEN_NIU_MAX_XG_PORTS         2
 495
 496 #define NETXEN_NIU_MODE                 (NETXEN_CRB_NIU + 0x00000)
 497
 498 #define NETXEN_NIU_XG_SINGLE_TERM       (NETXEN_CRB_NIU + 0x00004)
 499 #define NETXEN_NIU_XG_DRIVE_HI          (NETXEN_CRB_NIU + 0x00008)
 500 #define NETXEN_NIU_XG_DRIVE_LO          (NETXEN_CRB_NIU + 0x0000c)
 501 #define NETXEN_NIU_XG_DTX               (NETXEN_CRB_NIU + 0x00010)
 502 #define NETXEN_NIU_XG_DEQ               (NETXEN_CRB_NIU + 0x00014)
 503 #define NETXEN_NIU_XG_WORD_ALIGN        (NETXEN_CRB_NIU + 0x00018)
 504 #define NETXEN_NIU_XG_RESET             (NETXEN_CRB_NIU + 0x0001c)
 505 #define NETXEN_NIU_XG_POWER_DOWN        (NETXEN_CRB_NIU + 0x00020)
 506 #define NETXEN_NIU_XG_RESET_PLL         (NETXEN_CRB_NIU + 0x00024)
 507 #define NETXEN_NIU_XG_SERDES_LOOPBACK   (NETXEN_CRB_NIU + 0x00028)
 508 #define NETXEN_NIU_XG_DO_BYTE_ALIGN     (NETXEN_CRB_NIU + 0x0002c)
 509 #define NETXEN_NIU_XG_TX_ENABLE         (NETXEN_CRB_NIU + 0x00030)
 510 #define NETXEN_NIU_XG_RX_ENABLE         (NETXEN_CRB_NIU + 0x00034)
 511 #define NETXEN_NIU_XG_STATUS            (NETXEN_CRB_NIU + 0x00038)
 512 #define NETXEN_NIU_XG_PAUSE_THRESHOLD   (NETXEN_CRB_NIU + 0x0003c)
 513 #define NETXEN_NIU_INT_MASK             (NETXEN_CRB_NIU + 0x00040)
 514 #define NETXEN_NIU_ACTIVE_INT           (NETXEN_CRB_NIU + 0x00044)
 515 #define NETXEN_NIU_MASKABLE_INT         (NETXEN_CRB_NIU + 0x00048)
 516
 517 #define NETXEN_NIU_STRAP_VALUE_SAVE_HIGHER      (NETXEN_CRB_NIU + 0x0004c)
 518
 519 #define NETXEN_NIU_GB_SERDES_RESET      (NETXEN_CRB_NIU + 0x00050)
 520 #define NETXEN_NIU_GB0_GMII_MODE        (NETXEN_CRB_NIU + 0x00054)
 521 #define NETXEN_NIU_GB0_MII_MODE         (NETXEN_CRB_NIU + 0x00058)
 522 #define NETXEN_NIU_GB1_GMII_MODE        (NETXEN_CRB_NIU + 0x0005c)
 523 #define NETXEN_NIU_GB1_MII_MODE         (NETXEN_CRB_NIU + 0x00060)
 524 #define NETXEN_NIU_GB2_GMII_MODE        (NETXEN_CRB_NIU + 0x00064)
 525 #define NETXEN_NIU_GB2_MII_MODE         (NETXEN_CRB_NIU + 0x00068)
 526 #define NETXEN_NIU_GB3_GMII_MODE        (NETXEN_CRB_NIU + 0x0006c)
 527 #define NETXEN_NIU_GB3_MII_MODE         (NETXEN_CRB_NIU + 0x00070)
 528 #define NETXEN_NIU_REMOTE_LOOPBACK      (NETXEN_CRB_NIU + 0x00074)
 529 #define NETXEN_NIU_GB0_HALF_DUPLEX      (NETXEN_CRB_NIU + 0x00078)
 530 #define NETXEN_NIU_GB1_HALF_DUPLEX      (NETXEN_CRB_NIU + 0x0007c)
 531 #define NETXEN_NIU_RESET_SYS_FIFOS      (NETXEN_CRB_NIU + 0x00088)
 532 #define NETXEN_NIU_GB_CRC_DROP          (NETXEN_CRB_NIU + 0x0008c)
 533 #define NETXEN_NIU_GB_DROP_WRONGADDR    (NETXEN_CRB_NIU + 0x00090)
 534 #define NETXEN_NIU_TEST_MUX_CTL         (NETXEN_CRB_NIU + 0x00094)
 535 #define NETXEN_NIU_XG_PAUSE_CTL         (NETXEN_CRB_NIU + 0x00098)
 536 #define NETXEN_NIU_XG_PAUSE_LEVEL       (NETXEN_CRB_NIU + 0x000dc)
 537 #define NETXEN_NIU_XG_SEL               (NETXEN_CRB_NIU + 0x00128)
 538 #define NETXEN_NIU_GB_PAUSE_CTL         (NETXEN_CRB_NIU + 0x0030c)
 539
 540 #define NETXEN_NIU_FULL_LEVEL_XG        (NETXEN_CRB_NIU + 0x00450)
 541
 542 #define NETXEN_NIU_XG1_RESET            (NETXEN_CRB_NIU + 0x0011c)
 543 #define NETXEN_NIU_XG1_POWER_DOWN       (NETXEN_CRB_NIU + 0x00120)
 544 #define NETXEN_NIU_XG1_RESET_PLL        (NETXEN_CRB_NIU + 0x00124)
 545
 546 #define NETXEN_MAC_ADDR_CNTL_REG        (NETXEN_CRB_NIU + 0x1000)
 547
 548 #define NETXEN_MULTICAST_ADDR_HI_0      (NETXEN_CRB_NIU + 0x1010)
 549 #define NETXEN_MULTICAST_ADDR_HI_1      (NETXEN_CRB_NIU + 0x1014)
 550 #define NETXEN_MULTICAST_ADDR_HI_2      (NETXEN_CRB_NIU + 0x1018)
 551 #define NETXEN_MULTICAST_ADDR_HI_3      (NETXEN_CRB_NIU + 0x101c)
 552
 553 #define NETXEN_NIU_GB_MAC_CONFIG_0(I)           \
 554         (NETXEN_CRB_NIU + 0x30000 + (I)*0x10000)
 555 #define NETXEN_NIU_GB_MAC_CONFIG_1(I)           \
 556         (NETXEN_CRB_NIU + 0x30004 + (I)*0x10000)
 557 #define NETXEN_NIU_GB_MAC_IPG_IFG(I)            \
 558         (NETXEN_CRB_NIU + 0x30008 + (I)*0x10000)
 559 #define NETXEN_NIU_GB_HALF_DUPLEX_CTRL(I)       \
 560         (NETXEN_CRB_NIU + 0x3000c + (I)*0x10000)
 561 #define NETXEN_NIU_GB_MAX_FRAME_SIZE(I)         \
 562         (NETXEN_CRB_NIU + 0x30010 + (I)*0x10000)
 563 #define NETXEN_NIU_GB_TEST_REG(I)               \
 564         (NETXEN_CRB_NIU + 0x3001c + (I)*0x10000)
 565 #define NETXEN_NIU_GB_MII_MGMT_CONFIG(I)        \
 566         (NETXEN_CRB_NIU + 0x30020 + (I)*0x10000)
 567 #define NETXEN_NIU_GB_MII_MGMT_COMMAND(I)       \
 568         (NETXEN_CRB_NIU + 0x30024 + (I)*0x10000)
 569 #define NETXEN_NIU_GB_MII_MGMT_ADDR(I)          \
 570         (NETXEN_CRB_NIU + 0x30028 + (I)*0x10000)
 571 #define NETXEN_NIU_GB_MII_MGMT_CTRL(I)          \
 572         (NETXEN_CRB_NIU + 0x3002c + (I)*0x10000)
 573 #define NETXEN_NIU_GB_MII_MGMT_STATUS(I)        \
 574         (NETXEN_CRB_NIU + 0x30030 + (I)*0x10000)
 575 #define NETXEN_NIU_GB_MII_MGMT_INDICATE(I)      \
 576         (NETXEN_CRB_NIU + 0x30034 + (I)*0x10000)
 577 #define NETXEN_NIU_GB_INTERFACE_CTRL(I)         \
 578         (NETXEN_CRB_NIU + 0x30038 + (I)*0x10000)
 579 #define NETXEN_NIU_GB_INTERFACE_STATUS(I)       \
 580         (NETXEN_CRB_NIU + 0x3003c + (I)*0x10000)
 581 #define NETXEN_NIU_GB_STATION_ADDR_0(I)         \
 582         (NETXEN_CRB_NIU + 0x30040 + (I)*0x10000)
 583 #define NETXEN_NIU_GB_STATION_ADDR_1(I)         \
 584         (NETXEN_CRB_NIU + 0x30044 + (I)*0x10000)
 585
 586 #define NETXEN_NIU_XGE_CONFIG_0                 (NETXEN_CRB_NIU + 0x70000)
 587 #define NETXEN_NIU_XGE_CONFIG_1                 (NETXEN_CRB_NIU + 0x70004)
 588 #define NETXEN_NIU_XGE_IPG                      (NETXEN_CRB_NIU + 0x70008)
 589 #define NETXEN_NIU_XGE_STATION_ADDR_0_HI        (NETXEN_CRB_NIU + 0x7000c)
 590 #define NETXEN_NIU_XGE_STATION_ADDR_0_1         (NETXEN_CRB_NIU + 0x70010)
 591 #define NETXEN_NIU_XGE_STATION_ADDR_1_LO        (NETXEN_CRB_NIU + 0x70014)
 592 #define NETXEN_NIU_XGE_STATUS                   (NETXEN_CRB_NIU + 0x70018)
 593 #define NETXEN_NIU_XGE_MAX_FRAME_SIZE           (NETXEN_CRB_NIU + 0x7001c)
 594 #define NETXEN_NIU_XGE_PAUSE_FRAME_VALUE        (NETXEN_CRB_NIU + 0x70020)
 595 #define NETXEN_NIU_XGE_TX_BYTE_CNT              (NETXEN_CRB_NIU + 0x70024)
 596 #define NETXEN_NIU_XGE_TX_FRAME_CNT             (NETXEN_CRB_NIU + 0x70028)
 597 #define NETXEN_NIU_XGE_RX_BYTE_CNT              (NETXEN_CRB_NIU + 0x7002c)
 598 #define NETXEN_NIU_XGE_RX_FRAME_CNT             (NETXEN_CRB_NIU + 0x70030)
 599 #define NETXEN_NIU_XGE_AGGR_ERROR_CNT           (NETXEN_CRB_NIU + 0x70034)
 600 #define NETXEN_NIU_XGE_MULTICAST_FRAME_CNT      (NETXEN_CRB_NIU + 0x70038)
 601 #define NETXEN_NIU_XGE_UNICAST_FRAME_CNT        (NETXEN_CRB_NIU + 0x7003c)
 602 #define NETXEN_NIU_XGE_CRC_ERROR_CNT            (NETXEN_CRB_NIU + 0x70040)
 603 #define NETXEN_NIU_XGE_OVERSIZE_FRAME_ERR       (NETXEN_CRB_NIU + 0x70044)
 604 #define NETXEN_NIU_XGE_UNDERSIZE_FRAME_ERR      (NETXEN_CRB_NIU + 0x70048)
 605 #define NETXEN_NIU_XGE_LOCAL_ERROR_CNT          (NETXEN_CRB_NIU + 0x7004c)
 606 #define NETXEN_NIU_XGE_REMOTE_ERROR_CNT         (NETXEN_CRB_NIU + 0x70050)
 607 #define NETXEN_NIU_XGE_CONTROL_CHAR_CNT         (NETXEN_CRB_NIU + 0x70054)
 608 #define NETXEN_NIU_XGE_PAUSE_FRAME_CNT          (NETXEN_CRB_NIU + 0x70058)
 609 #define NETXEN_NIU_XG1_CONFIG_0                 (NETXEN_CRB_NIU + 0x80000)
 610 #define NETXEN_NIU_XG1_CONFIG_1                 (NETXEN_CRB_NIU + 0x80004)
 611 #define NETXEN_NIU_XG1_IPG                      (NETXEN_CRB_NIU + 0x80008)
 612 #define NETXEN_NIU_XG1_STATION_ADDR_0_HI        (NETXEN_CRB_NIU + 0x8000c)
 613 #define NETXEN_NIU_XG1_STATION_ADDR_0_1         (NETXEN_CRB_NIU + 0x80010)
 614 #define NETXEN_NIU_XG1_STATION_ADDR_1_LO        (NETXEN_CRB_NIU + 0x80014)
 615 #define NETXEN_NIU_XG1_STATUS                   (NETXEN_CRB_NIU + 0x80018)
 616 #define NETXEN_NIU_XG1_MAX_FRAME_SIZE           (NETXEN_CRB_NIU + 0x8001c)
 617 #define NETXEN_NIU_XG1_PAUSE_FRAME_VALUE        (NETXEN_CRB_NIU + 0x80020)
 618 #define NETXEN_NIU_XG1_TX_BYTE_CNT              (NETXEN_CRB_NIU + 0x80024)
 619 #define NETXEN_NIU_XG1_TX_FRAME_CNT             (NETXEN_CRB_NIU + 0x80028)
 620 #define NETXEN_NIU_XG1_RX_BYTE_CNT              (NETXEN_CRB_NIU + 0x8002c)
 621 #define NETXEN_NIU_XG1_RX_FRAME_CNT             (NETXEN_CRB_NIU + 0x80030)
 622 #define NETXEN_NIU_XG1_AGGR_ERROR_CNT           (NETXEN_CRB_NIU + 0x80034)
 623 #define NETXEN_NIU_XG1_MULTICAST_FRAME_CNT      (NETXEN_CRB_NIU + 0x80038)
 624 #define NETXEN_NIU_XG1_UNICAST_FRAME_CNT        (NETXEN_CRB_NIU + 0x8003c)
 625 #define NETXEN_NIU_XG1_CRC_ERROR_CNT            (NETXEN_CRB_NIU + 0x80040)
 626 #define NETXEN_NIU_XG1_OVERSIZE_FRAME_ERR       (NETXEN_CRB_NIU + 0x80044)
 627 #define NETXEN_NIU_XG1_UNDERSIZE_FRAME_ERR      (NETXEN_CRB_NIU + 0x80048)
 628 #define NETXEN_NIU_XG1_LOCAL_ERROR_CNT          (NETXEN_CRB_NIU + 0x8004c)
 629 #define NETXEN_NIU_XG1_REMOTE_ERROR_CNT         (NETXEN_CRB_NIU + 0x80050)
 630 #define NETXEN_NIU_XG1_CONTROL_CHAR_CNT         (NETXEN_CRB_NIU + 0x80054)
 631 #define NETXEN_NIU_XG1_PAUSE_FRAME_CNT          (NETXEN_CRB_NIU + 0x80058)
 632
 633 /* XG Link status */
 634 #define XG_LINK_UP      0x10
 635 #define XG_LINK_DOWN    0x20
 636
 637 #define NETXEN_CAM_RAM_BASE     (NETXEN_CRB_CAM + 0x02000)
 638 #define NETXEN_CAM_RAM(reg)     (NETXEN_CAM_RAM_BASE + (reg))
 639 #define NETXEN_FW_VERSION_MAJOR (NETXEN_CAM_RAM(0x150))
 640 #define NETXEN_FW_VERSION_MINOR (NETXEN_CAM_RAM(0x154))
 641 #define NETXEN_FW_VERSION_SUB   (NETXEN_CAM_RAM(0x158))
 642 #define NETXEN_ROM_LOCK_ID      (NETXEN_CAM_RAM(0x100))
 643
 644 #define NETXEN_PHY_LOCK_ID      (NETXEN_CAM_RAM(0x120))
 645
 646 /* Lock IDs for PHY lock */
 647 #define PHY_LOCK_DRIVER         0x44524956
 648
 649 /* Used for PS PCI Memory access */
 650 #define PCIX_PS_OP_ADDR_LO      (0x10000)
 651 /*   via CRB  (PS side only)     */
 652 #define PCIX_PS_OP_ADDR_HI      (0x10004)
 653
 654 #define PCIX_INT_VECTOR         (0x10100)
 655 #define PCIX_INT_MASK           (0x10104)
 656
 657 #define PCIX_MN_WINDOW_F0       (0x10200)
 658 #define PCIX_MN_WINDOW(_f)      (PCIX_MN_WINDOW_F0 + (0x20 * (_f)))
 659 #define PCIX_MS_WINDOW          (0x10204)
 660 #define PCIX_SN_WINDOW_F0       (0x10208)
 661 #define PCIX_SN_WINDOW(_f)      (PCIX_SN_WINDOW_F0 + (0x20 * (_f)))
 662 #define PCIX_CRB_WINDOW         (0x10210)
 663 #define PCIX_CRB_WINDOW_F0      (0x10210)
 664 #define PCIX_CRB_WINDOW_F1      (0x10230)
 665 #define PCIX_CRB_WINDOW_F2      (0x10250)
 666 #define PCIX_CRB_WINDOW_F3      (0x10270)
 667
 668 #define PCIX_TARGET_STATUS      (0x10118)
 669 #define PCIX_TARGET_MASK        (0x10128)
 670 #define PCIX_TARGET_STATUS_F1 (0x10160)
 671 #define PCIX_TARGET_MASK_F1   (0x10170)
 672 #define PCIX_TARGET_STATUS_F2 (0x10164)
 673 #define PCIX_TARGET_MASK_F2   (0x10174)
 674 #define PCIX_TARGET_STATUS_F3 (0x10168)
 675 #define PCIX_TARGET_MASK_F3   (0x10178)
 676
 677 #define PCIX_MSI_F0             (0x13000)
 678 #define PCIX_MSI_F1             (0x13004)
 679 #define PCIX_MSI_F2             (0x13008)
 680 #define PCIX_MSI_F3             (0x1300c)
 681 #define PCIX_MSI_F(i)           (0x13000+((i)*4))
 682
 683 #define PCIX_PS_MEM_SPACE       (0x90000)
 684
 685 #define NETXEN_PCIX_PH_REG(reg) (NETXEN_CRB_PCIE + (reg))
 686 #define NETXEN_PCIX_PS_REG(reg) (NETXEN_CRB_PCIX_MD + (reg))
 687
 688 #define NETXEN_PCIE_REG(reg)    (NETXEN_CRB_PCIE + (reg))
 689
 690 #define PCIE_MAX_DMA_XFER_SIZE  (0x1404c)
 691
 692 #define PCIE_DCR                0x00d8
 693
 694 #define PCIE_SEM2_LOCK          (0x1c010)       /* Flash lock   */
 695 #define PCIE_SEM2_UNLOCK        (0x1c014)       /* Flash unlock */
 696 #define PCIE_SEM3_LOCK          (0x1c018)       /* Phy lock     */
 697 #define PCIE_SEM3_UNLOCK        (0x1c01c)       /* Phy unlock   */
 698
 699 #define PCIE_TGT_SPLIT_CHICKEN  (0x12080)
 700
 701 #define PCIE_MAX_MASTER_SPLIT   (0x14048)
 702
 703 #define NETXEN_CAM_RAM_DMA_WATCHDOG_CTRL                (0x14)
 704
 705 #endif                          /* __NETXEN_NIC_HDR_H_ */