[TG3]: Set minimal hw interrupt mitigation.
[linux-2.6/verdex.git] / arch / mips / sgi-ip27 / TODO
blob32106131b0d08ded043f432a414115f97419cbcf
1 1. Need to figure out why PCI writes to the IOC3 hang, and if it is okay
2 not to write to the IOC3 ever.
3 2. Need to figure out RRB allocation in bridge_startup().
4 3. Need to figure out why address swaizzling is needed in inw/outw for
5 Qlogic scsi controllers.
6 4. Need to integrate ip27-klconfig.c:find_lboard and
7 ip27-init.c:find_lbaord_real. DONE
8 5. Is it okay to set calias space on all nodes as 0, instead of 8k as
9 in irix?
10 6. Investigate why things do not work without the setup_test() call
11 being invoked on all nodes in ip27-memory.c.
12 7. Too many CLIs in the locore handlers :
13 For the low level handlers set up by set_except_vector(),
14 __tlb_refill_debug_tramp, __xtlb_refill_debug_tramp and cacheerror,
15 investigate whether the code should do CLI, STI or KMODE.
16 8. Too many do_page_faults invoked - investigate.
17 9. start_thread must turn off UX64 ... and define tlb_refill_debug.
18 10. Need a bad pmd table, bad pte table. __bad_pmd_table/__bad_pagetable
19 does not agree with pgd_bad/pmd_bad.
20 11. All intrs (ip27_do_irq handlers) are targetted at cpu A on the node.
21 This might need to change later. Only the timer intr is set up to be
22 received on both Cpu A and B. (ip27_do_irq()/bridge_startup())
23 13. Cache flushing (specially the SMP version) has to be investigated.