arch/arm/mach-omap2/sram243x.S

   1 /*
   2  * linux/arch/arm/mach-omap2/sram243x.S
   3  *
   4  * Omap2 specific functions that need to be run in internal SRAM
   5  *
   6  * (C) Copyright 2004
   7  * Texas Instruments, <www.ti.com>
   8  * Richard Woodruff <r-woodruff2@ti.com>
   9  *
  10  * This program is free software; you can redistribute it and/or
  11  * modify it under the terms of the GNU General Public License as
  12  * published by the Free Software Foundation; either version 2 of
  13  * the License, or (at your option) any later version.
  14  *
  15  * This program is distributed in the hope that it will be useful,
  16  * but WITHOUT ANY WARRANTY; without even the implied warranty of
  17  * MERCHANTABILITY or FITNESS FOR A PARTICULAR /PURPOSE. See the
  18  * GNU General Public License for more details.
  19  *
  20  * You should have received a copy of the GNU General Public License
  21  * along with this program; if not, write to the Free Software
  22  * Foundation, Inc., 59 Temple Place, Suite 330, Boston,
  23  * MA 02111-1307 USA
  24  *
  25  * Richard Woodruff notes that any changes to this code must be carefully
  26  * audited and tested to ensure that they don't cause a TLB miss while
  27  * the SDRAM is inaccessible.  Such a situation will crash the system
  28  * since it will cause the ARM MMU to attempt to walk the page tables.
  29  * These crashes may be intermittent.
  30  */
  31 #include <linux/linkage.h>
  32 #include <asm/assembler.h>
  33 #include <mach/io.h>
  34 #include <mach/hardware.h>
  35
  36 #include "prm2xxx_3xxx.h"
  37 #include "cm2xxx_3xxx.h"
  38 #include "sdrc.h"
  39
  40         .text
  41
  42         .align  3
  43 ENTRY(omap243x_sram_ddr_init)
  44         stmfd   sp!, {r0 - r12, lr}     @ save registers on stack
  45
  46         mov     r12, r2                 @ capture CS1 vs CS0
  47         mov     r8, r3                  @ capture force parameter
  48
  49         /* frequency shift down */
  50         ldr     r2, omap243x_sdi_cm_clksel2_pll @ get address of dpllout reg
  51         mov     r3, #0x1                @ value for 1x operation
  52         str     r3, [r2]                @ go to L1-freq operation
  53
  54         /* voltage shift down */
  55         mov r9, #0x1                    @ set up for L1 voltage call
  56         bl voltage_shift                @ go drop voltage
  57
  58         /* dll lock mode */
  59         ldr     r11, omap243x_sdi_sdrc_dlla_ctrl        @ addr of dlla ctrl
  60         ldr     r10, [r11]              @ get current val
  61         cmp     r12, #0x1               @ cs1 base (2422 es2.05/1)
  62         addeq   r11, r11, #0x8          @ if cs1 base, move to DLLB
  63         mvn     r9, #0x4                @ mask to get clear bit2
  64         and     r10, r10, r9            @ clear bit2 for lock mode.
  65         orr     r10, r10, #0x8          @ make sure DLL on (es2 bit pos)
  66         orr     r10, r10, #0x2          @ 90 degree phase for all below 133Mhz
  67         str     r10, [r11]              @ commit to DLLA_CTRL
  68         bl      i_dll_wait              @ wait for dll to lock
  69
  70         /* get dll value */
  71         add     r11, r11, #0x4          @ get addr of status reg
  72         ldr     r10, [r11]              @ get locked value
  73
  74         /* voltage shift up */
  75         mov r9, #0x0                    @ shift back to L0-voltage
  76         bl voltage_shift                @ go raise voltage
  77
  78         /* frequency shift up */
  79         mov     r3, #0x2                @ value for 2x operation
  80         str     r3, [r2]                @ go to L0-freq operation
  81
  82         /* reset entry mode for dllctrl */
  83         sub     r11, r11, #0x4          @ move from status to ctrl
  84         cmp     r12, #0x1               @ normalize if cs1 based
  85         subeq   r11, r11, #0x8          @ possibly back to DLLA
  86         cmp     r8, #0x1                @ if forced unlock exit
  87         orreq   r1, r1, #0x4            @ make sure exit with unlocked value
  88         str     r1, [r11]               @ restore DLLA_CTRL high value
  89         add     r11, r11, #0x8          @ move to DLLB_CTRL addr
  90         str     r1, [r11]               @ set value DLLB_CTRL
  91         bl      i_dll_wait              @ wait for possible lock
  92
  93         /* set up for return, DDR should be good */
  94         str r10, [r0]                   @ write dll_status and return counter
  95         ldmfd   sp!, {r0 - r12, pc}     @ restore regs and return
  96
  97         /* ensure the DLL has relocked */
  98 i_dll_wait:
  99         mov     r4, #0x800              @ delay DLL relock, min 0x400 L3 clocks
 100 i_dll_delay:
 101         subs    r4, r4, #0x1
 102         bne     i_dll_delay
 103         mov     pc, lr
 104
 105         /*
 106          * shift up or down voltage, use R9 as input to tell level.
 107          * wait for it to finish, use 32k sync counter, 1tick=31uS.
 108          */
 109 voltage_shift:
 110         ldr     r4, omap243x_sdi_prcm_voltctrl  @ get addr of volt ctrl.
 111         ldr     r5, [r4]                @ get value.
 112         ldr     r6, prcm_mask_val       @ get value of mask
 113         and     r5, r5, r6              @ apply mask to clear bits
 114         orr     r5, r5, r9              @ bulld value for L0/L1-volt operation.
 115         str     r5, [r4]                @ set up for change.
 116         mov     r3, #0x4000             @ get val for force
 117         orr     r5, r5, r3              @ build value for force
 118         str     r5, [r4]                @ Force transition to L1
 119
 120         ldr     r3, omap243x_sdi_timer_32ksynct_cr      @ get addr of counter
 121         ldr     r5, [r3]                @ get value
 122         add     r5, r5, #0x3            @ give it at most 93uS
 123 volt_delay:
 124         ldr     r7, [r3]                @ get timer value
 125         cmp     r5, r7                  @ time up?
 126         bhi     volt_delay              @ not yet->branch
 127         mov     pc, lr                  @ back to caller.
 128
 129 omap243x_sdi_cm_clksel2_pll:
 130         .word OMAP2430_CM_REGADDR(PLL_MOD, CM_CLKSEL2)
 131 omap243x_sdi_sdrc_dlla_ctrl:
 132         .word OMAP243X_SDRC_REGADDR(SDRC_DLLA_CTRL)
 133 omap243x_sdi_prcm_voltctrl:
 134         .word OMAP2430_PRCM_VOLTCTRL
 135 prcm_mask_val:
 136         .word 0xFFFF3FFC
 137 omap243x_sdi_timer_32ksynct_cr:
 138         .word OMAP2_L4_IO_ADDRESS(OMAP2430_32KSYNCT_BASE + 0x010)
 139 ENTRY(omap243x_sram_ddr_init_sz)
 140         .word   . - omap243x_sram_ddr_init
 141
 142 /*
 143  * Reprograms memory timings.
 144  * r0 = [PRCM_FULL | PRCM_HALF] r1 = SDRC_DLLA_CTRL value r2 = [DDR | SDR]
 145  * PRCM_FULL = 2, PRCM_HALF = 1, DDR = 1, SDR = 0
 146  */
 147         .align  3
 148 ENTRY(omap243x_sram_reprogram_sdrc)
 149         stmfd   sp!, {r0 - r10, lr}     @ save registers on stack
 150         mov     r3, #0x0                @ clear for mrc call
 151         mcr     p15, 0, r3, c7, c10, 4  @ memory barrier, finish ARM SDR/DDR
 152         nop
 153         nop
 154         ldr     r6, omap243x_srs_sdrc_rfr_ctrl  @ get addr of refresh reg
 155         ldr     r5, [r6]                @ get value
 156         mov     r5, r5, lsr #8          @ isolate rfr field and drop burst
 157
 158         cmp     r0, #0x1                @ going to half speed?
 159         movne   r9, #0x0                @ if up set flag up for pre up, hi volt
 160
 161         blne    voltage_shift_c         @ adjust voltage
 162
 163         cmp     r0, #0x1                @ going to half speed (post branch link)
 164         moveq   r5, r5, lsr #1          @ divide by 2 if to half
 165         movne   r5, r5, lsl #1          @ mult by 2 if to full
 166         mov     r5, r5, lsl #8          @ put rfr field back into place
 167         add     r5, r5, #0x1            @ turn on burst of 1
 168         ldr     r4, omap243x_srs_cm_clksel2_pll @ get address of out reg
 169         ldr     r3, [r4]                @ get curr value
 170         orr     r3, r3, #0x3
 171         bic     r3, r3, #0x3            @ clear lower bits
 172         orr     r3, r3, r0              @ new state value
 173         str     r3, [r4]                @ set new state (pll/x, x=1 or 2)
 174         nop
 175         nop
 176
 177         moveq   r9, #0x1                @ if speed down, post down, drop volt
 178         bleq    voltage_shift_c
 179
 180         mcr     p15, 0, r3, c7, c10, 4  @ memory barrier
 181         str     r5, [r6]                @ set new RFR_1 value
 182         add     r6, r6, #0x30           @ get RFR_2 addr
 183         str     r5, [r6]                @ set RFR_2
 184         nop
 185         cmp     r2, #0x1                @ (SDR or DDR) do we need to adjust DLL
 186         bne     freq_out                @ leave if SDR, no DLL function
 187
 188         /* With DDR, we need to take care of the DLL for the frequency change */
 189         ldr     r2, omap243x_srs_sdrc_dlla_ctrl @ addr of dlla ctrl
 190         str     r1, [r2]                @ write out new SDRC_DLLA_CTRL
 191         add     r2, r2, #0x8            @ addr to SDRC_DLLB_CTRL
 192         str     r1, [r2]                @ commit to SDRC_DLLB_CTRL
 193         mov     r1, #0x2000             @ wait DLL relock, min 0x400 L3 clocks
 194 dll_wait:
 195         subs    r1, r1, #0x1
 196         bne     dll_wait
 197 freq_out:
 198         ldmfd   sp!, {r0 - r10, pc}     @ restore regs and return
 199
 200     /*
 201      * shift up or down voltage, use R9 as input to tell level.
 202      *  wait for it to finish, use 32k sync counter, 1tick=31uS.
 203      */
 204 voltage_shift_c:
 205         ldr     r10, omap243x_srs_prcm_voltctrl @ get addr of volt ctrl
 206         ldr     r8, [r10]               @ get value
 207         ldr     r7, ddr_prcm_mask_val   @ get value of mask
 208         and     r8, r8, r7              @ apply mask to clear bits
 209         orr     r8, r8, r9              @ bulld value for L0/L1-volt operation.
 210         str     r8, [r10]               @ set up for change.
 211         mov     r7, #0x4000             @ get val for force
 212         orr     r8, r8, r7              @ build value for force
 213         str     r8, [r10]               @ Force transition to L1
 214
 215         ldr     r10, omap243x_srs_timer_32ksynct        @ get addr of counter
 216         ldr     r8, [r10]               @ get value
 217         add     r8, r8, #0x2            @ give it at most 62uS (min 31+)
 218 volt_delay_c:
 219         ldr     r7, [r10]               @ get timer value
 220         cmp     r8, r7                  @ time up?
 221         bhi     volt_delay_c            @ not yet->branch
 222         mov     pc, lr                  @ back to caller
 223
 224 omap243x_srs_cm_clksel2_pll:
 225         .word OMAP2430_CM_REGADDR(PLL_MOD, CM_CLKSEL2)
 226 omap243x_srs_sdrc_dlla_ctrl:
 227         .word OMAP243X_SDRC_REGADDR(SDRC_DLLA_CTRL)
 228 omap243x_srs_sdrc_rfr_ctrl:
 229         .word OMAP243X_SDRC_REGADDR(SDRC_RFR_CTRL_0)
 230 omap243x_srs_prcm_voltctrl:
 231         .word OMAP2430_PRCM_VOLTCTRL
 232 ddr_prcm_mask_val:
 233         .word 0xFFFF3FFC
 234 omap243x_srs_timer_32ksynct:
 235         .word OMAP2_L4_IO_ADDRESS(OMAP2430_32KSYNCT_BASE + 0x010)
 236
 237 ENTRY(omap243x_sram_reprogram_sdrc_sz)
 238         .word   . - omap243x_sram_reprogram_sdrc
 239
 240 /*
 241  * Set dividers and pll. Also recalculate DLL value for DDR and unlock mode.
 242  */
 243         .align  3
 244 ENTRY(omap243x_sram_set_prcm)
 245         stmfd   sp!, {r0-r12, lr}       @ regs to stack
 246         adr     r4, pbegin              @ addr of preload start
 247         adr     r8, pend                @ addr of preload end
 248         mcrr    p15, 1, r8, r4, c12     @ preload into icache
 249 pbegin:
 250         /* move into fast relock bypass */
 251         ldr     r8, omap243x_ssp_pll_ctl        @ get addr
 252         ldr     r5, [r8]                @ get val
 253         mvn     r6, #0x3                @ clear mask
 254         and     r5, r5, r6              @ clear field
 255         orr     r7, r5, #0x2            @ fast relock val
 256         str     r7, [r8]                @ go to fast relock
 257         ldr     r4, omap243x_ssp_pll_stat       @ addr of stat
 258 block:
 259         /* wait for bypass */
 260         ldr     r8, [r4]                @ stat value
 261         and     r8, r8, #0x3            @ mask for stat
 262         cmp     r8, #0x1                @ there yet
 263         bne     block                   @ loop if not
 264
 265         /* set new dpll dividers _after_ in bypass */
 266         ldr     r4, omap243x_ssp_pll_div        @ get addr
 267         str     r0, [r4]                @ set dpll ctrl val
 268
 269         ldr     r4, omap243x_ssp_set_config     @ get addr
 270         mov     r8, #1                  @ valid cfg msk
 271         str     r8, [r4]                @ make dividers take
 272
 273         mov     r4, #100                @ dead spin a bit
 274 wait_a_bit:
 275         subs    r4, r4, #1              @ dec loop
 276         bne     wait_a_bit              @ delay done?
 277
 278         /* check if staying in bypass */
 279         cmp     r2, #0x1                @ stay in bypass?
 280         beq     pend                    @ jump over dpll relock
 281
 282         /* relock DPLL with new vals */
 283         ldr     r5, omap243x_ssp_pll_stat       @ get addr
 284         ldr     r4, omap243x_ssp_pll_ctl        @ get addr
 285         orr     r8, r7, #0x3            @ val for lock dpll
 286         str     r8, [r4]                @ set val
 287         mov     r0, #1000               @ dead spin a bit
 288 wait_more:
 289         subs    r0, r0, #1              @ dec loop
 290         bne     wait_more               @ delay done?
 291 wait_lock:
 292         ldr     r8, [r5]                @ get lock val
 293         and     r8, r8, #3              @ isolate field
 294         cmp     r8, #2                  @ locked?
 295         bne     wait_lock               @ wait if not
 296 pend:
 297         /* update memory timings & briefly lock dll */
 298         ldr     r4, omap243x_ssp_sdrc_rfr       @ get addr
 299         str     r1, [r4]                @ update refresh timing
 300         ldr     r11, omap243x_ssp_dlla_ctrl     @ get addr of DLLA ctrl
 301         ldr     r10, [r11]              @ get current val
 302         mvn     r9, #0x4                @ mask to get clear bit2
 303         and     r10, r10, r9            @ clear bit2 for lock mode
 304         orr     r10, r10, #0x8          @ make sure DLL on (es2 bit pos)
 305         str     r10, [r11]              @ commit to DLLA_CTRL
 306         add     r11, r11, #0x8          @ move to dllb
 307         str     r10, [r11]              @ hit DLLB also
 308
 309         mov     r4, #0x800              @ relock time (min 0x400 L3 clocks)
 310 wait_dll_lock:
 311         subs    r4, r4, #0x1
 312         bne     wait_dll_lock
 313         nop
 314         ldmfd   sp!, {r0-r12, pc}       @ restore regs and return
 315
 316 omap243x_ssp_set_config:
 317         .word OMAP2430_PRCM_CLKCFG_CTRL
 318 omap243x_ssp_pll_ctl:
 319         .word OMAP2430_CM_REGADDR(PLL_MOD, CM_CLKEN)
 320 omap243x_ssp_pll_stat:
 321         .word OMAP2430_CM_REGADDR(PLL_MOD, CM_IDLEST)
 322 omap243x_ssp_pll_div:
 323         .word OMAP2430_CM_REGADDR(PLL_MOD, CM_CLKSEL1)
 324 omap243x_ssp_sdrc_rfr:
 325         .word OMAP243X_SDRC_REGADDR(SDRC_RFR_CTRL_0)
 326 omap243x_ssp_dlla_ctrl:
 327         .word OMAP243X_SDRC_REGADDR(SDRC_DLLA_CTRL)
 328
 329 ENTRY(omap243x_sram_set_prcm_sz)
 330         .word   . - omap243x_sram_set_prcm