of: MSI: Simplify irqdomain lookup
[linux/fpc-iii.git] / arch / arm / Kconfig-nommu
blobaed66d5df7f1546ac48cf93ee9c4f2aeb91d5b76
2 # Kconfig for uClinux(non-paged MM) depend configurations
3 # Hyok S. Choi <hyok.choi@samsung.com>
4
6 config SET_MEM_PARAM
7         bool "Set flash/sdram size and base addr"
8         help
9          Say Y to manually set the base addresses and sizes.
10          otherwise, the default values are assigned.
12 config DRAM_BASE
13         hex '(S)DRAM Base Address' if SET_MEM_PARAM
14         default 0x00800000
16 config DRAM_SIZE
17         hex '(S)DRAM SIZE' if SET_MEM_PARAM
18         default 0x00800000
20 config FLASH_MEM_BASE
21         hex 'FLASH Base Address' if SET_MEM_PARAM
22         default 0x00400000
24 config FLASH_SIZE
25         hex 'FLASH Size' if SET_MEM_PARAM
26         default 0x00400000
28 config PROCESSOR_ID
29         hex 'Hard wire the processor ID'
30         default 0x00007700
31         depends on !(CPU_CP15 || CPU_V7M)
32         help
33           If processor has no CP15 register, this processor ID is
34           used instead of the auto-probing which utilizes the register.
36 config REMAP_VECTORS_TO_RAM
37         bool 'Install vectors to the beginning of RAM' if DRAM_BASE
38         depends on DRAM_BASE
39         help
40           The kernel needs to change the hardware exception vectors.
41           In nommu mode, the hardware exception vectors are normally
42           placed at address 0x00000000. However, this region may be
43           occupied by read-only memory depending on H/W design.
45           If the region contains read-write memory, say 'n' here.
47           If your CPU provides a remap facility which allows the exception
48           vectors to be mapped to writable memory, say 'n' here.
50           Otherwise, say 'y' here.  In this case, the kernel will require
51           external support to redirect the hardware exception vectors to
52           the writable versions located at DRAM_BASE.
54 config ARM_MPU
55        bool 'Use the ARM v7 PMSA Compliant MPU'
56        depends on CPU_V7
57        default y
58        help
59          Some ARM systems without an MMU have instead a Memory Protection
60          Unit (MPU) that defines the type and permissions for regions of
61          memory.
63          If your CPU has an MPU then you should choose 'y' here unless you
64          know that you do not want to use the MPU.