Documentation/devicetree/bindings/x86/ce4100.txt

   1 CE4100 Device Tree Bindings
   2 ---------------------------
   3
   4 The CE4100 SoC uses for in core peripherals the following compatible
   5 format: <vendor>,<chip>-<device>.
   6 Many of the "generic" devices like HPET or IO APIC have the ce4100
   7 name in their compatible property because they first appeared in this
   8 SoC.
   9
  10 The CPU nodes
  11 -------------
  12
  13         cpus {
  14                 #address-cells = <1>;
  15                 #size-cells = <0>;
  16
  17                 cpu@0 {
  18                         device_type = "cpu";
  19                         compatible = "intel,ce4100";
  20                         reg = <0x00>;
  21                 };
  22
  23                 cpu@2 {
  24                         device_type = "cpu";
  25                         compatible = "intel,ce4100";
  26                         reg = <0x02>;
  27                 };
  28         };
  29
  30 A "cpu" node describes one logical processor (hardware thread).
  31
  32 Required properties:
  33
  34 - device_type
  35         Device type, must be "cpu".
  36
  37 - reg
  38         Local APIC ID, the unique number assigned to each processor by
  39         system hardware.
  40
  41 The SoC node
  42 ------------
  43
  44 This node describes the in-core peripherals. Required property:
  45   compatible = "intel,ce4100-cp";
  46
  47 The PCI node
  48 ------------
  49 This node describes the PCI bus on the SoC. Its property should be
  50   compatible = "intel,ce4100-pci", "pci";
  51
  52 If the OS is using the IO-APIC for interrupt routing then the reported
  53 interrupt numbers for devices is no longer true. In order to obtain the
  54 correct interrupt number, the child node which represents the device has
  55 to contain the interrupt property. Besides the interrupt property it has
  56 to contain at least the reg property containing the PCI bus address and
  57 compatible property according to "PCI Bus Binding Revision 2.1".