Documentation/devicetree/bindings/net/adi,adin.yaml

   1 # SPDX-License-Identifier: GPL-2.0+
   2 %YAML 1.2
   3 ---
   4 $id: http://devicetree.org/schemas/net/adi,adin.yaml#
   5 $schema: http://devicetree.org/meta-schemas/core.yaml#
   6
   7 title: Analog Devices ADIN1200/ADIN1300 PHY
   8
   9 maintainers:
  10   - Alexandru Ardelean <alexandru.ardelean@analog.com>
  11
  12 description: |
  13   Bindings for Analog Devices Industrial Ethernet PHYs
  14
  15 allOf:
  16   - $ref: ethernet-phy.yaml#
  17
  18 properties:
  19   adi,rx-internal-delay-ps:
  20     description: |
  21       RGMII RX Clock Delay used only when PHY operates in RGMII mode with
  22       internal delay (phy-mode is 'rgmii-id' or 'rgmii-rxid') in pico-seconds.
  23     enum: [ 1600, 1800, 2000, 2200, 2400 ]
  24     default: 2000
  25
  26   adi,tx-internal-delay-ps:
  27     description: |
  28       RGMII TX Clock Delay used only when PHY operates in RGMII mode with
  29       internal delay (phy-mode is 'rgmii-id' or 'rgmii-txid') in pico-seconds.
  30     enum: [ 1600, 1800, 2000, 2200, 2400 ]
  31     default: 2000
  32
  33   adi,fifo-depth-bits:
  34     description: |
  35       When operating in RMII mode, this option configures the FIFO depth.
  36     enum: [ 4, 8, 12, 16, 20, 24 ]
  37     default: 8
  38
  39 examples:
  40   - |
  41     ethernet {
  42         #address-cells = <1>;
  43         #size-cells = <0>;
  44
  45         phy-mode = "rgmii-id";
  46
  47         ethernet-phy@0 {
  48             reg = <0>;
  49
  50             adi,rx-internal-delay-ps = <1800>;
  51             adi,tx-internal-delay-ps = <2200>;
  52         };
  53     };
  54   - |
  55     ethernet {
  56         #address-cells = <1>;
  57         #size-cells = <0>;
  58
  59         phy-mode = "rmii";
  60
  61         ethernet-phy@1 {
  62             reg = <1>;
  63
  64             adi,fifo-depth-bits = <16>;
  65         };
  66     };