Documentation/devicetree/bindings/thermal/mediatek-thermal.txt

   1 * Mediatek Thermal
   2
   3 This describes the device tree binding for the Mediatek thermal controller
   4 which measures the on-SoC temperatures. This device does not have its own ADC,
   5 instead it directly controls the AUXADC via AHB bus accesses. For this reason
   6 this device needs phandles to the AUXADC. Also it controls a mux in the
   7 apmixedsys register space via AHB bus accesses, so a phandle to the APMIXEDSYS
   8 is also needed.
   9
  10 Required properties:
  11 - compatible:
  12   - "mediatek,mt8173-thermal" : For MT8173 family of SoCs
  13   - "mediatek,mt2701-thermal" : For MT2701 family of SoCs
  14   - "mediatek,mt2712-thermal" : For MT2712 family of SoCs
  15   - "mediatek,mt7622-thermal" : For MT7622 SoC
  16   - "mediatek,mt8183-thermal" : For MT8183 family of SoCs
  17 - reg: Address range of the thermal controller
  18 - interrupts: IRQ for the thermal controller
  19 - clocks, clock-names: Clocks needed for the thermal controller. required
  20                        clocks are:
  21                        "therm":  Main clock needed for register access
  22                        "auxadc": The AUXADC clock
  23 - resets: Reference to the reset controller controlling the thermal controller.
  24 - mediatek,auxadc: A phandle to the AUXADC which the thermal controller uses
  25 - mediatek,apmixedsys: A phandle to the APMIXEDSYS controller.
  26 - #thermal-sensor-cells : Should be 0. See ./thermal.txt for a description.
  27
  28 Optional properties:
  29 - nvmem-cells: A phandle to the calibration data provided by a nvmem device. If
  30                unspecified default values shall be used.
  31 - nvmem-cell-names: Should be "calibration-data"
  32
  33 Example:
  34
  35         thermal: thermal@1100b000 {
  36                 #thermal-sensor-cells = <1>;
  37                 compatible = "mediatek,mt8173-thermal";
  38                 reg = <0 0x1100b000 0 0x1000>;
  39                 interrupts = <0 70 IRQ_TYPE_LEVEL_LOW>;
  40                 clocks = <&pericfg CLK_PERI_THERM>, <&pericfg CLK_PERI_AUXADC>;
  41                 clock-names = "therm", "auxadc";
  42                 resets = <&pericfg MT8173_PERI_THERM_SW_RST>;
  43                 reset-names = "therm";
  44                 mediatek,auxadc = <&auxadc>;
  45                 mediatek,apmixedsys = <&apmixedsys>;
  46                 nvmem-cells = <&thermal_calibration_data>;
  47                 nvmem-cell-names = "calibration-data";
  48         };