arch/arm64/boot/dts/socionext/uniphier-pxs3-ref.dts

   1 // SPDX-License-Identifier: GPL-2.0+ OR MIT
   2 //
   3 // Device Tree Source for UniPhier PXs3 Reference Board
   4 //
   5 // Copyright (C) 2017 Socionext Inc.
   6 //   Author: Masahiro Yamada <yamada.masahiro@socionext.com>
   7
   8 /dts-v1/;
   9 #include "uniphier-pxs3.dtsi"
  10 #include "uniphier-support-card.dtsi"
  11
  12 / {
  13         model = "UniPhier PXs3 Reference Board";
  14         compatible = "socionext,uniphier-pxs3-ref", "socionext,uniphier-pxs3";
  15
  16         chosen {
  17                 stdout-path = "serial0:115200n8";
  18         };
  19
  20         aliases {
  21                 serial0 = &serial0;
  22                 serial1 = &serial1;
  23                 serial2 = &serial2;
  24                 serial3 = &serial3;
  25                 i2c0 = &i2c0;
  26                 i2c1 = &i2c1;
  27                 i2c2 = &i2c2;
  28                 i2c3 = &i2c3;
  29                 i2c6 = &i2c6;
  30         };
  31
  32         memory@80000000 {
  33                 device_type = "memory";
  34                 reg = <0 0x80000000 0 0xa0000000>;
  35         };
  36 };
  37
  38 &ethsc {
  39         interrupts = <4 8>;
  40 };
  41
  42 &serial0 {
  43         status = "okay";
  44 };
  45
  46 &serial2 {
  47         status = "okay";
  48 };
  49
  50 &serial3 {
  51         status = "okay";
  52 };
  53
  54 &gpio {
  55         xirq4 {
  56                 gpio-hog;
  57                 gpios = <UNIPHIER_GPIO_IRQ(4) 0>;
  58                 input;
  59         };
  60 };
  61
  62 &i2c0 {
  63         status = "okay";
  64 };
  65
  66 &i2c1 {
  67         status = "okay";
  68 };
  69
  70 &i2c2 {
  71         status = "okay";
  72 };
  73
  74 &i2c3 {
  75         status = "okay";
  76 };
  77
  78 &sd {
  79         status = "okay";
  80 };
  81
  82 &eth0 {
  83         status = "okay";
  84         phy-handle = <&ethphy0>;
  85 };
  86
  87 &mdio0 {
  88         ethphy0: ethphy@0 {
  89                 reg = <0>;
  90         };
  91 };
  92
  93 &eth1 {
  94         status = "okay";
  95         phy-handle = <&ethphy1>;
  96 };
  97
  98 &mdio1 {
  99         ethphy1: ethphy@0 {
 100                 reg = <0>;
 101         };
 102 };
 103
 104 &usb0 {
 105         status = "okay";
 106 };
 107
 108 &usb1 {
 109         status = "okay";
 110 };
 111
 112 &pcie {
 113         status = "okay";
 114 };
 115
 116 &nand {
 117         status = "okay";
 118
 119         nand@0 {
 120                 reg = <0>;
 121         };
 122 };