serial: exar: Fix GPIO configuration for Sealevel cards based on XR17V35X
[linux/fpc-iii.git] / Documentation / riscv / patch-acceptance.rst
blobdfe0ac5624fb240ce697a5067666cf46b2dc7209
1 .. SPDX-License-Identifier: GPL-2.0
3 arch/riscv maintenance guidelines for developers
4 ================================================
6 Overview
7 --------
8 The RISC-V instruction set architecture is developed in the open:
9 in-progress drafts are available for all to review and to experiment
10 with implementations.  New module or extension drafts can change
11 during the development process - sometimes in ways that are
12 incompatible with previous drafts.  This flexibility can present a
13 challenge for RISC-V Linux maintenance.  Linux maintainers disapprove
14 of churn, and the Linux development process prefers well-reviewed and
15 tested code over experimental code.  We wish to extend these same
16 principles to the RISC-V-related code that will be accepted for
17 inclusion in the kernel.
19 Submit Checklist Addendum
20 -------------------------
21 We'll only accept patches for new modules or extensions if the
22 specifications for those modules or extensions are listed as being
23 "Frozen" or "Ratified" by the RISC-V Foundation.  (Developers may, of
24 course, maintain their own Linux kernel trees that contain code for
25 any draft extensions that they wish.)
27 Additionally, the RISC-V specification allows implementors to create
28 their own custom extensions.  These custom extensions aren't required
29 to go through any review or ratification process by the RISC-V
30 Foundation.  To avoid the maintenance complexity and potential
31 performance impact of adding kernel code for implementor-specific
32 RISC-V extensions, we'll only to accept patches for extensions that
33 have been officially frozen or ratified by the RISC-V Foundation.
34 (Implementors, may, of course, maintain their own Linux kernel trees
35 containing code for any custom extensions that they wish.)