Merge branch 'fixes' of git://git.kernel.org/pub/scm/linux/kernel/git/evalenti/linux...
[linux/fpc-iii.git] / Documentation / devicetree / bindings / pinctrl / brcm,ns2-pinmux.txt
blobe295dda4bbbab958ea2e229e1899c99bc4394540
1 Broadcom Northstar2 IOMUX Controller
3 The Northstar2 IOMUX controller supports group based mux configuration. There
4 are some individual pins that support modifying the pinconf parameters.
6 Required properties:
8 - compatible:
9     Must be "brcm,ns2-pinmux"
11 - reg:
12     Define the base and range of the I/O address space that contains the
13     Northstar2 IOMUX and pin configuration registers.
15 Properties in sub nodes:
17 - function:
18     The mux function to select
20 - groups:
21     The list of groups to select with a given function
23 - pins:
24     List of pin names to change configuration
26 The generic properties bias-disable, bias-pull-down, bias-pull-up,
27 drive-strength, slew-rate, input-enable, input-disable are supported
28 for some individual pins listed at the end.
30 For more details, refer to
31 Documentation/devicetree/bindings/pinctrl/pinctrl-bindings.txt
33 For example:
35         pinctrl: pinctrl@6501d130 {
36                 compatible = "brcm,ns2-pinmux";
37                 reg = <0x6501d130 0x08>,
38                       <0x660a0028 0x04>,
39                       <0x660009b0 0x40>;
41                 pinctrl-names = "default";
42                 pinctrl-0 = <&nand_sel &uart3_rx &sdio0_d4>;
44                 /* Select nand function */
45                 nand_sel: nand_sel {
46                         function = "nand";
47                         groups = "nand_grp";
48                 };
50                 /* Pull up the uart3 rx pin */
51                 uart3_rx: uart3_rx {
52                         pins = "uart3_sin";
53                         bias-pull-up;
54                 };
56                 /* Set the drive strength of sdio d4 pin */
57                 sdio0_d4: sdio0_d4 {
58                         pins = "sdio0_data4";
59                         drive-strength = <8>;
60                 };
61         };
63 List of supported functions and groups in Northstar2:
65 "nand": "nand_grp"
67 "nor": "nor_data_grp", "nor_adv_grp", "nor_addr_0_3_grp", "nor_addr_4_5_grp",
68         "nor_addr_6_7_grp", "nor_addr_8_9_grp", "nor_addr_10_11_grp",
69         "nor_addr_12_15_grp"
71 "gpio": "gpio_0_1_grp", "gpio_2_5_grp", "gpio_6_7_grp", "gpio_8_9_grp",
72         "gpio_10_11_grp", "gpio_12_13_grp", "gpio_14_17_grp", "gpio_18_19_grp",
73         "gpio_20_21_grp", "gpio_22_23_grp", "gpio_24_25_grp", "gpio_26_27_grp",
74         "gpio_28_29_grp", "gpio_30_31_grp"
76 "pcie": "pcie_ab1_clk_wak_grp", "pcie_a3_clk_wak_grp", "pcie_b3_clk_wak_grp",
77         "pcie_b2_clk_wak_grp", "pcie_a2_clk_wak_grp"
79 "uart0": "uart0_modem_grp", "uart0_rts_cts_grp", "uart0_in_out_grp"
81 "uart1": "uart1_ext_clk_grp", "uart1_dcd_dsr_grp", "uart1_ri_dtr_grp",
82         "uart1_rts_cts_grp", "uart1_in_out_grp"
84 "uart2": "uart2_rts_cts_grp"
86 "pwm": "pwm_0_grp", "pwm_1_grp", "pwm_2_grp", "pwm_3_grp"
89 List of pins that support pinconf parameters:
91 "qspi_wp", "qspi_hold", "qspi_cs", "qspi_sck", "uart3_sin", "uart3_sout",
92 "qspi_mosi", "qspi_miso", "spi0_fss", "spi0_rxd", "spi0_txd", "spi0_sck",
93 "spi1_fss", "spi1_rxd", "spi1_txd", "spi1_sck", "sdio0_data7",
94 "sdio0_emmc_rst", "sdio0_led_on", "sdio0_wp", "sdio0_data3", "sdio0_data4",
95 "sdio0_data5", "sdio0_data6", "sdio0_cmd", "sdio0_data0", "sdio0_data1",
96 "sdio0_data2", "sdio1_led_on", "sdio1_wp", "sdio0_cd_l", "sdio0_clk",
97 "sdio1_data5", "sdio1_data6", "sdio1_data7", "sdio1_emmc_rst", "sdio1_data1",
98 "sdio1_data2", "sdio1_data3", "sdio1_data4", "sdio1_cd_l", "sdio1_clk",
99 "sdio1_cmd", "sdio1_data0", "ext_mdio_0", "ext_mdc_0", "usb3_p1_vbus_ppc",
100 "usb3_p1_overcurrent", "usb3_p0_vbus_ppc", "usb3_p0_overcurrent",
101 "usb2_presence_indication", "usb2_vbus_present", "usb2_vbus_ppc",
102 "usb2_overcurrent", "sata_led1", "sata_led0"