Documentation/devicetree/bindings/display/mediatek/mediatek,dsi.txt

   1 Mediatek DSI Device
   2 ===================
   3
   4 The Mediatek DSI function block is a sink of the display subsystem and can
   5 drive up to 4-lane MIPI DSI output. Two DSIs can be synchronized for dual-
   6 channel output.
   7
   8 Required properties:
   9 - compatible: "mediatek,<chip>-dsi"
  10 - reg: Physical base address and length of the controller's registers
  11 - interrupts: The interrupt signal from the function block.
  12 - clocks: device clocks
  13   See Documentation/devicetree/bindings/clock/clock-bindings.txt for details.
  14 - clock-names: must contain "engine", "digital", and "hs"
  15 - phys: phandle link to the MIPI D-PHY controller.
  16 - phy-names: must contain "dphy"
  17 - port: Output port node with endpoint definitions as described in
  18   Documentation/devicetree/bindings/graph.txt. This port should be connected
  19   to the input port of an attached DSI panel or DSI-to-eDP encoder chip.
  20
  21 MIPI TX Configuration Module
  22 ============================
  23
  24 The MIPI TX configuration module controls the MIPI D-PHY.
  25
  26 Required properties:
  27 - compatible: "mediatek,<chip>-mipi-tx"
  28 - reg: Physical base address and length of the controller's registers
  29 - clocks: PLL reference clock
  30 - clock-output-names: name of the output clock line to the DSI encoder
  31 - #clock-cells: must be <0>;
  32 - #phy-cells: must be <0>.
  33
  34 Example:
  35
  36 mipi_tx0: mipi-dphy@10215000 {
  37         compatible = "mediatek,mt8173-mipi-tx";
  38         reg = <0 0x10215000 0 0x1000>;
  39         clocks = <&clk26m>;
  40         clock-output-names = "mipi_tx0_pll";
  41         #clock-cells = <0>;
  42         #phy-cells = <0>;
  43 };
  44
  45 dsi0: dsi@1401b000 {
  46         compatible = "mediatek,mt8173-dsi";
  47         reg = <0 0x1401b000 0 0x1000>;
  48         interrupts = <GIC_SPI 192 IRQ_TYPE_LEVEL_LOW>;
  49         clocks = <&mmsys MM_DSI0_ENGINE>, <&mmsys MM_DSI0_DIGITAL>,
  50                  <&mipi_tx0>;
  51         clock-names = "engine", "digital", "hs";
  52         phys = <&mipi_tx0>;
  53         phy-names = "dphy";
  54
  55         port {
  56                 dsi0_out: endpoint {
  57                         remote-endpoint = <&panel_in>;
  58                 };
  59         };
  60 };