sh_eth: fix EESIPR values for SH77{34|63}
[linux/fpc-iii.git] / Documentation / devicetree / bindings / net / macb.txt
blob1506e948610c79a564b1e9e57f69066a0d044db9
1 * Cadence MACB/GEM Ethernet controller
3 Required properties:
4 - compatible: Should be "cdns,[<chip>-]{macb|gem}"
5   Use "cdns,at91rm9200-emac" Atmel at91rm9200 SoC.
6   Use "cdns,at91sam9260-macb" for Atmel at91sam9 SoCs or the 10/100Mbit IP
7   available on sama5d3 SoCs.
8   Use "cdns,np4-macb" for NP4 SoC devices.
9   Use "cdns,at32ap7000-macb" for other 10/100 usage or use the generic form: "cdns,macb".
10   Use "cdns,pc302-gem" for Picochip picoXcell pc302 and later devices based on
11   the Cadence GEM, or the generic form: "cdns,gem".
12   Use "atmel,sama5d2-gem" for the GEM IP (10/100) available on Atmel sama5d2 SoCs.
13   Use "atmel,sama5d3-gem" for the Gigabit IP available on Atmel sama5d3 SoCs.
14   Use "atmel,sama5d4-gem" for the GEM IP (10/100) available on Atmel sama5d4 SoCs.
15   Use "cdns,zynq-gem" Xilinx Zynq-7xxx SoC.
16   Use "cdns,zynqmp-gem" for Zynq Ultrascale+ MPSoC.
17   Or the generic form: "cdns,emac".
18 - reg: Address and length of the register set for the device
19 - interrupts: Should contain macb interrupt
20 - phy-mode: See ethernet.txt file in the same directory.
21 - clock-names: Tuple listing input clock names.
22         Required elements: 'pclk', 'hclk'
23         Optional elements: 'tx_clk'
24         Optional elements: 'rx_clk' applies to cdns,zynqmp-gem
25 - clocks: Phandles to input clocks.
27 Optional properties for PHY child node:
28 - reset-gpios : Should specify the gpio for phy reset
29 - magic-packet : If present, indicates that the hardware supports waking
30   up via magic packet.
32 Examples:
34         macb0: ethernet@fffc4000 {
35                 compatible = "cdns,at32ap7000-macb";
36                 reg = <0xfffc4000 0x4000>;
37                 interrupts = <21>;
38                 phy-mode = "rmii";
39                 local-mac-address = [3a 0e 03 04 05 06];
40                 clock-names = "pclk", "hclk", "tx_clk";
41                 clocks = <&clkc 30>, <&clkc 30>, <&clkc 13>;
42                 ethernet-phy@1 {
43                         reg = <0x1>;
44                         reset-gpios = <&pioE 6 1>;
45                 };
46         };