sh_eth: fix EESIPR values for SH77{34|63}
[linux/fpc-iii.git] / Documentation / devicetree / bindings / spi / jcore,spi.txt
blob93936d16e1395e2466683c9c1fcad7cebc264fd2
1 J-Core SPI master
3 Required properties:
5 - compatible: Must be "jcore,spi2".
7 - reg: Memory region for registers.
9 - #address-cells: Must be 1.
11 - #size-cells: Must be 0.
13 Optional properties:
15 - clocks: If a phandle named "ref_clk" is present, SPI clock speed
16   programming is relative to the frequency of the indicated clock.
17   Necessary only if the input clock rate is something other than a
18   fixed 50 MHz.
20 - clock-names: Clock names, one for each phandle in clocks.
22 See spi-bus.txt for additional properties not specific to this device.
24 Example:
26 spi@40 {
27         compatible = "jcore,spi2";
28         #address-cells = <1>;
29         #size-cells = <0>;
30         reg = <0x40 0x8>;
31         spi-max-frequency = <25000000>;
32         clocks = <&bus_clk>;
33         clock-names = "ref_clk";