sh_eth: fix EESIPR values for SH77{34|63}
[linux/fpc-iii.git] / drivers / fpga / Kconfig
blobce861a2853a4bffbdf4d84f2775bfacdf8430522
2 # FPGA framework configuration
5 menu "FPGA Configuration Support"
7 config FPGA
8         tristate "FPGA Configuration Framework"
9         help
10           Say Y here if you want support for configuring FPGAs from the
11           kernel.  The FPGA framework adds a FPGA manager class and FPGA
12           manager drivers.
14 if FPGA
16 config FPGA_REGION
17         tristate "FPGA Region"
18         depends on OF && FPGA_BRIDGE
19         help
20           FPGA Regions allow loading FPGA images under control of
21           the Device Tree.
23 config FPGA_MGR_SOCFPGA
24         tristate "Altera SOCFPGA FPGA Manager"
25         depends on ARCH_SOCFPGA || COMPILE_TEST
26         help
27           FPGA manager driver support for Altera SOCFPGA.
29 config FPGA_MGR_SOCFPGA_A10
30         tristate "Altera SoCFPGA Arria10"
31         depends on ARCH_SOCFPGA || COMPILE_TEST
32         select REGMAP_MMIO
33         help
34           FPGA manager driver support for Altera Arria10 SoCFPGA.
36 config FPGA_MGR_ZYNQ_FPGA
37         tristate "Xilinx Zynq FPGA"
38         depends on ARCH_ZYNQ || COMPILE_TEST
39         depends on HAS_DMA
40         help
41           FPGA manager driver support for Xilinx Zynq FPGAs.
43 config FPGA_BRIDGE
44         tristate "FPGA Bridge Framework"
45         depends on OF
46         help
47           Say Y here if you want to support bridges connected between host
48           processors and FPGAs or between FPGAs.
50 config SOCFPGA_FPGA_BRIDGE
51         tristate "Altera SoCFPGA FPGA Bridges"
52         depends on ARCH_SOCFPGA && FPGA_BRIDGE
53         help
54           Say Y to enable drivers for FPGA bridges for Altera SOCFPGA
55           devices.
57 config ALTERA_FREEZE_BRIDGE
58         tristate "Altera FPGA Freeze Bridge"
59         depends on ARCH_SOCFPGA && FPGA_BRIDGE
60         help
61           Say Y to enable drivers for Altera FPGA Freeze bridges.  A
62           freeze bridge is a bridge that exists in the FPGA fabric to
63           isolate one region of the FPGA from the busses while that
64           region is being reprogrammed.
66 endif # FPGA
68 endmenu