drivers/pci/pcie/Kconfig

   1 # SPDX-License-Identifier: GPL-2.0
   2 #
   3 # PCI Express Port Bus Configuration
   4 #
   5 config PCIEPORTBUS
   6         bool "PCI Express Port Bus support"
   7         help
   8           This enables PCI Express Port Bus support. Users can then enable
   9           support for Native Hot-Plug, Advanced Error Reporting, Power
  10           Management Events, and Downstream Port Containment.
  11
  12 #
  13 # Include service Kconfig here
  14 #
  15 config HOTPLUG_PCI_PCIE
  16         bool "PCI Express Hotplug driver"
  17         depends on HOTPLUG_PCI && PCIEPORTBUS
  18         help
  19           Say Y here if you have a motherboard that supports PCI Express Native
  20           Hotplug
  21
  22           When in doubt, say N.
  23
  24 config PCIEAER
  25         bool "PCI Express Advanced Error Reporting support"
  26         depends on PCIEPORTBUS
  27         select RAS
  28         help
  29           This enables PCI Express Root Port Advanced Error Reporting
  30           (AER) driver support. Error reporting messages sent to Root
  31           Port will be handled by PCI Express AER driver.
  32
  33 config PCIEAER_INJECT
  34         tristate "PCI Express error injection support"
  35         depends on PCIEAER
  36         select GENERIC_IRQ_INJECTION
  37         help
  38           This enables PCI Express Root Port Advanced Error Reporting
  39           (AER) software error injector.
  40
  41           Debugging AER code is quite difficult because it is hard
  42           to trigger various real hardware errors. Software-based
  43           error injection can fake almost all kinds of errors with the
  44           help of a user space helper tool aer-inject, which can be
  45           gotten from:
  46              https://www.kernel.org/pub/linux/utils/pci/aer-inject/
  47
  48 #
  49 # PCI Express ECRC
  50 #
  51 config PCIE_ECRC
  52         bool "PCI Express ECRC settings control"
  53         depends on PCIEAER
  54         help
  55           Used to override firmware/bios settings for PCI Express ECRC
  56           (transaction layer end-to-end CRC checking).
  57
  58           When in doubt, say N.
  59
  60 #
  61 # PCI Express ASPM
  62 #
  63 config PCIEASPM
  64         bool "PCI Express ASPM control" if EXPERT
  65         default y
  66         help
  67           This enables OS control over PCI Express ASPM (Active State
  68           Power Management) and Clock Power Management. ASPM supports
  69           state L0/L0s/L1.
  70
  71           ASPM is initially set up by the firmware. With this option enabled,
  72           Linux can modify this state in order to disable ASPM on known-bad
  73           hardware or configurations and enable it when known-safe.
  74
  75           ASPM can be disabled or enabled at runtime via
  76           /sys/module/pcie_aspm/parameters/policy
  77
  78           When in doubt, say Y.
  79
  80 choice
  81         prompt "Default ASPM policy"
  82         default PCIEASPM_DEFAULT
  83         depends on PCIEASPM
  84
  85 config PCIEASPM_DEFAULT
  86         bool "BIOS default"
  87         depends on PCIEASPM
  88         help
  89           Use the BIOS defaults for PCI Express ASPM.
  90
  91 config PCIEASPM_POWERSAVE
  92         bool "Powersave"
  93         depends on PCIEASPM
  94         help
  95           Enable PCI Express ASPM L0s and L1 where possible, even if the
  96           BIOS did not.
  97
  98 config PCIEASPM_POWER_SUPERSAVE
  99         bool "Power Supersave"
 100         depends on PCIEASPM
 101         help
 102           Same as PCIEASPM_POWERSAVE, except it also enables L1 substates where
 103           possible. This would result in higher power savings while staying in L1
 104           where the components support it.
 105
 106 config PCIEASPM_PERFORMANCE
 107         bool "Performance"
 108         depends on PCIEASPM
 109         help
 110           Disable PCI Express ASPM L0s and L1, even if the BIOS enabled them.
 111 endchoice
 112
 113 config PCIE_PME
 114         def_bool y
 115         depends on PCIEPORTBUS && PM
 116
 117 config PCIE_DPC
 118         bool "PCI Express Downstream Port Containment support"
 119         depends on PCIEPORTBUS && PCIEAER
 120         help
 121           This enables PCI Express Downstream Port Containment (DPC)
 122           driver support.  DPC events from Root and Downstream ports
 123           will be handled by the DPC driver.  If your system doesn't
 124           have this capability or you do not want to use this feature,
 125           it is safe to answer N.
 126
 127 config PCIE_PTM
 128         bool "PCI Express Precision Time Measurement support"
 129         help
 130           This enables PCI Express Precision Time Measurement (PTM)
 131           support.
 132
 133           This is only useful if you have devices that support PTM, but it
 134           is safe to enable even if you don't.
 135
 136 config PCIE_BW
 137         bool "PCI Express Bandwidth Change Notification"
 138         depends on PCIEPORTBUS
 139         help
 140           This enables PCI Express Bandwidth Change Notification.  If
 141           you know link width or rate changes occur only to correct
 142           unreliable links, you may answer Y.
 143
 144 config PCIE_EDR
 145         bool "PCI Express Error Disconnect Recover support"
 146         depends on PCIE_DPC && ACPI
 147         help
 148           This option adds Error Disconnect Recover support as specified
 149           in the Downstream Port Containment Related Enhancements ECN to
 150           the PCI Firmware Specification r3.2.  Enable this if you want to
 151           support hybrid DPC model which uses both firmware and OS to
 152           implement DPC.