drivers/edac/Kconfig

   1 #
   2 #       EDAC Kconfig
   3 #       Copyright (c) 2008 Doug Thompson www.softwarebitmaker.com
   4 #       Licensed and distributed under the GPL
   5
   6 config EDAC_ATOMIC_SCRUB
   7         bool
   8
   9 config EDAC_SUPPORT
  10         bool
  11
  12 menuconfig EDAC
  13         tristate "EDAC (Error Detection And Correction) reporting"
  14         depends on HAS_IOMEM && EDAC_SUPPORT && RAS
  15         help
  16           EDAC is a subsystem along with hardware-specific drivers designed to
  17           report hardware errors. These are low-level errors that are reported
  18           in the CPU or supporting chipset or other subsystems:
  19           memory errors, cache errors, PCI errors, thermal throttling, etc..
  20           If unsure, select 'Y'.
  21
  22           The mailing list for the EDAC project is linux-edac@vger.kernel.org.
  23
  24 if EDAC
  25
  26 config EDAC_LEGACY_SYSFS
  27         bool "EDAC legacy sysfs"
  28         default y
  29         help
  30           Enable the compatibility sysfs nodes.
  31           Use 'Y' if your edac utilities aren't ported to work with the newer
  32           structures.
  33
  34 config EDAC_DEBUG
  35         bool "Debugging"
  36         select DEBUG_FS
  37         help
  38           This turns on debugging information for the entire EDAC subsystem.
  39           You do so by inserting edac_module with "edac_debug_level=x." Valid
  40           levels are 0-4 (from low to high) and by default it is set to 2.
  41           Usually you should select 'N' here.
  42
  43 config EDAC_DECODE_MCE
  44         tristate "Decode MCEs in human-readable form (only on AMD for now)"
  45         depends on CPU_SUP_AMD && X86_MCE_AMD
  46         default y
  47         help
  48           Enable this option if you want to decode Machine Check Exceptions
  49           occurring on your machine in human-readable form.
  50
  51           You should definitely say Y here in case you want to decode MCEs
  52           which occur really early upon boot, before the module infrastructure
  53           has been initialized.
  54
  55 config EDAC_GHES
  56         bool "Output ACPI APEI/GHES BIOS detected errors via EDAC"
  57         depends on ACPI_APEI_GHES && (EDAC=y)
  58         help
  59           Not all machines support hardware-driven error report. Some of those
  60           provide a BIOS-driven error report mechanism via ACPI, using the
  61           APEI/GHES driver. By enabling this option, the error reports provided
  62           by GHES are sent to userspace via the EDAC API.
  63
  64           When this option is enabled, it will disable the hardware-driven
  65           mechanisms, if a GHES BIOS is detected, entering into the
  66           "Firmware First" mode.
  67
  68           It should be noticed that keeping both GHES and a hardware-driven
  69           error mechanism won't work well, as BIOS will race with OS, while
  70           reading the error registers. So, if you want to not use "Firmware
  71           first" GHES error mechanism, you should disable GHES either at
  72           compilation time or by passing "ghes.disable=1" Kernel parameter
  73           at boot time.
  74
  75           In doubt, say 'Y'.
  76
  77 config EDAC_AMD64
  78         tristate "AMD64 (Opteron, Athlon64)"
  79         depends on AMD_NB && EDAC_DECODE_MCE
  80         help
  81           Support for error detection and correction of DRAM ECC errors on
  82           the AMD64 families (>= K8) of memory controllers.
  83
  84 config EDAC_AMD64_ERROR_INJECTION
  85         bool "Sysfs HW Error injection facilities"
  86         depends on EDAC_AMD64
  87         help
  88           Recent Opterons (Family 10h and later) provide for Memory Error
  89           Injection into the ECC detection circuits. The amd64_edac module
  90           allows the operator/user to inject Uncorrectable and Correctable
  91           errors into DRAM.
  92
  93           When enabled, in each of the respective memory controller directories
  94           (/sys/devices/system/edac/mc/mcX), there are 3 input files:
  95
  96           - inject_section (0..3, 16-byte section of 64-byte cacheline),
  97           - inject_word (0..8, 16-bit word of 16-byte section),
  98           - inject_ecc_vector (hex ecc vector: select bits of inject word)
  99
 100           In addition, there are two control files, inject_read and inject_write,
 101           which trigger the DRAM ECC Read and Write respectively.
 102
 103 config EDAC_AL_MC
 104         tristate "Amazon's Annapurna Lab Memory Controller"
 105         depends on (ARCH_ALPINE || COMPILE_TEST)
 106         help
 107           Support for error detection and correction for Amazon's Annapurna
 108           Labs Alpine chips which allow 1 bit correction and 2 bits detection.
 109
 110 config EDAC_AMD76X
 111         tristate "AMD 76x (760, 762, 768)"
 112         depends on PCI && X86_32
 113         help
 114           Support for error detection and correction on the AMD 76x
 115           series of chipsets used with the Athlon processor.
 116
 117 config EDAC_E7XXX
 118         tristate "Intel e7xxx (e7205, e7500, e7501, e7505)"
 119         depends on PCI && X86_32
 120         help
 121           Support for error detection and correction on the Intel
 122           E7205, E7500, E7501 and E7505 server chipsets.
 123
 124 config EDAC_E752X
 125         tristate "Intel e752x (e7520, e7525, e7320) and 3100"
 126         depends on PCI && X86
 127         help
 128           Support for error detection and correction on the Intel
 129           E7520, E7525, E7320 server chipsets.
 130
 131 config EDAC_I82443BXGX
 132         tristate "Intel 82443BX/GX (440BX/GX)"
 133         depends on PCI && X86_32
 134         depends on BROKEN
 135         help
 136           Support for error detection and correction on the Intel
 137           82443BX/GX memory controllers (440BX/GX chipsets).
 138
 139 config EDAC_I82875P
 140         tristate "Intel 82875p (D82875P, E7210)"
 141         depends on PCI && X86_32
 142         help
 143           Support for error detection and correction on the Intel
 144           DP82785P and E7210 server chipsets.
 145
 146 config EDAC_I82975X
 147         tristate "Intel 82975x (D82975x)"
 148         depends on PCI && X86
 149         help
 150           Support for error detection and correction on the Intel
 151           DP82975x server chipsets.
 152
 153 config EDAC_I3000
 154         tristate "Intel 3000/3010"
 155         depends on PCI && X86
 156         help
 157           Support for error detection and correction on the Intel
 158           3000 and 3010 server chipsets.
 159
 160 config EDAC_I3200
 161         tristate "Intel 3200"
 162         depends on PCI && X86
 163         help
 164           Support for error detection and correction on the Intel
 165           3200 and 3210 server chipsets.
 166
 167 config EDAC_IE31200
 168         tristate "Intel e312xx"
 169         depends on PCI && X86
 170         help
 171           Support for error detection and correction on the Intel
 172           E3-1200 based DRAM controllers.
 173
 174 config EDAC_X38
 175         tristate "Intel X38"
 176         depends on PCI && X86
 177         help
 178           Support for error detection and correction on the Intel
 179           X38 server chipsets.
 180
 181 config EDAC_I5400
 182         tristate "Intel 5400 (Seaburg) chipsets"
 183         depends on PCI && X86
 184         help
 185           Support for error detection and correction the Intel
 186           i5400 MCH chipset (Seaburg).
 187
 188 config EDAC_I7CORE
 189         tristate "Intel i7 Core (Nehalem) processors"
 190         depends on PCI && X86 && X86_MCE_INTEL
 191         help
 192           Support for error detection and correction the Intel
 193           i7 Core (Nehalem) Integrated Memory Controller that exists on
 194           newer processors like i7 Core, i7 Core Extreme, Xeon 35xx
 195           and Xeon 55xx processors.
 196
 197 config EDAC_I82860
 198         tristate "Intel 82860"
 199         depends on PCI && X86_32
 200         help
 201           Support for error detection and correction on the Intel
 202           82860 chipset.
 203
 204 config EDAC_R82600
 205         tristate "Radisys 82600 embedded chipset"
 206         depends on PCI && X86_32
 207         help
 208           Support for error detection and correction on the Radisys
 209           82600 embedded chipset.
 210
 211 config EDAC_I5000
 212         tristate "Intel Greencreek/Blackford chipset"
 213         depends on X86 && PCI
 214         help
 215           Support for error detection and correction the Intel
 216           Greekcreek/Blackford chipsets.
 217
 218 config EDAC_I5100
 219         tristate "Intel San Clemente MCH"
 220         depends on X86 && PCI
 221         help
 222           Support for error detection and correction the Intel
 223           San Clemente MCH.
 224
 225 config EDAC_I7300
 226         tristate "Intel Clarksboro MCH"
 227         depends on X86 && PCI
 228         help
 229           Support for error detection and correction the Intel
 230           Clarksboro MCH (Intel 7300 chipset).
 231
 232 config EDAC_SBRIDGE
 233         tristate "Intel Sandy-Bridge/Ivy-Bridge/Haswell Integrated MC"
 234         depends on PCI && X86_64 && X86_MCE_INTEL && PCI_MMCONFIG
 235         help
 236           Support for error detection and correction the Intel
 237           Sandy Bridge, Ivy Bridge and Haswell Integrated Memory Controllers.
 238
 239 config EDAC_SKX
 240         tristate "Intel Skylake server Integrated MC"
 241         depends on PCI && X86_64 && X86_MCE_INTEL && PCI_MMCONFIG && ACPI
 242         depends on ACPI_NFIT || !ACPI_NFIT # if ACPI_NFIT=m, EDAC_SKX can't be y
 243         select DMI
 244         select ACPI_ADXL
 245         help
 246           Support for error detection and correction the Intel
 247           Skylake server Integrated Memory Controllers. If your
 248           system has non-volatile DIMMs you should also manually
 249           select CONFIG_ACPI_NFIT.
 250
 251 config EDAC_I10NM
 252         tristate "Intel 10nm server Integrated MC"
 253         depends on PCI && X86_64 && X86_MCE_INTEL && PCI_MMCONFIG && ACPI
 254         depends on ACPI_NFIT || !ACPI_NFIT # if ACPI_NFIT=m, EDAC_I10NM can't be y
 255         select DMI
 256         select ACPI_ADXL
 257         help
 258           Support for error detection and correction the Intel
 259           10nm server Integrated Memory Controllers. If your
 260           system has non-volatile DIMMs you should also manually
 261           select CONFIG_ACPI_NFIT.
 262
 263 config EDAC_PND2
 264         tristate "Intel Pondicherry2"
 265         depends on PCI && X86_64 && X86_MCE_INTEL
 266         help
 267           Support for error detection and correction on the Intel
 268           Pondicherry2 Integrated Memory Controller. This SoC IP is
 269           first used on the Apollo Lake platform and Denverton
 270           micro-server but may appear on others in the future.
 271
 272 config EDAC_IGEN6
 273         tristate "Intel client SoC Integrated MC"
 274         depends on PCI && X86_64 && PCI_MMCONFIG && ARCH_HAVE_NMI_SAFE_CMPXCHG
 275         help
 276           Support for error detection and correction on the Intel
 277           client SoC Integrated Memory Controller using In-Band ECC IP.
 278           This In-Band ECC is first used on the Elkhart Lake SoC but
 279           may appear on others in the future.
 280
 281 config EDAC_MPC85XX
 282         bool "Freescale MPC83xx / MPC85xx"
 283         depends on FSL_SOC && EDAC=y
 284         help
 285           Support for error detection and correction on the Freescale
 286           MPC8349, MPC8560, MPC8540, MPC8548, T4240
 287
 288 config EDAC_LAYERSCAPE
 289         tristate "Freescale Layerscape DDR"
 290         depends on ARCH_LAYERSCAPE || SOC_LS1021A
 291         help
 292           Support for error detection and correction on Freescale memory
 293           controllers on Layerscape SoCs.
 294
 295 config EDAC_PASEMI
 296         tristate "PA Semi PWRficient"
 297         depends on PPC_PASEMI && PCI
 298         help
 299           Support for error detection and correction on PA Semi
 300           PWRficient.
 301
 302 config EDAC_CELL
 303         tristate "Cell Broadband Engine memory controller"
 304         depends on PPC_CELL_COMMON
 305         help
 306           Support for error detection and correction on the
 307           Cell Broadband Engine internal memory controller
 308           on platform without a hypervisor
 309
 310 config EDAC_PPC4XX
 311         tristate "PPC4xx IBM DDR2 Memory Controller"
 312         depends on 4xx
 313         help
 314           This enables support for EDAC on the ECC memory used
 315           with the IBM DDR2 memory controller found in various
 316           PowerPC 4xx embedded processors such as the 405EX[r],
 317           440SP, 440SPe, 460EX, 460GT and 460SX.
 318
 319 config EDAC_AMD8131
 320         tristate "AMD8131 HyperTransport PCI-X Tunnel"
 321         depends on PCI && PPC_MAPLE
 322         help
 323           Support for error detection and correction on the
 324           AMD8131 HyperTransport PCI-X Tunnel chip.
 325           Note, add more Kconfig dependency if it's adopted
 326           on some machine other than Maple.
 327
 328 config EDAC_AMD8111
 329         tristate "AMD8111 HyperTransport I/O Hub"
 330         depends on PCI && PPC_MAPLE
 331         help
 332           Support for error detection and correction on the
 333           AMD8111 HyperTransport I/O Hub chip.
 334           Note, add more Kconfig dependency if it's adopted
 335           on some machine other than Maple.
 336
 337 config EDAC_CPC925
 338         tristate "IBM CPC925 Memory Controller (PPC970FX)"
 339         depends on PPC64
 340         help
 341           Support for error detection and correction on the
 342           IBM CPC925 Bridge and Memory Controller, which is
 343           a companion chip to the PowerPC 970 family of
 344           processors.
 345
 346 config EDAC_HIGHBANK_MC
 347         tristate "Highbank Memory Controller"
 348         depends on ARCH_HIGHBANK
 349         help
 350           Support for error detection and correction on the
 351           Calxeda Highbank memory controller.
 352
 353 config EDAC_HIGHBANK_L2
 354         tristate "Highbank L2 Cache"
 355         depends on ARCH_HIGHBANK
 356         help
 357           Support for error detection and correction on the
 358           Calxeda Highbank memory controller.
 359
 360 config EDAC_OCTEON_PC
 361         tristate "Cavium Octeon Primary Caches"
 362         depends on CPU_CAVIUM_OCTEON
 363         help
 364           Support for error detection and correction on the primary caches of
 365           the cnMIPS cores of Cavium Octeon family SOCs.
 366
 367 config EDAC_OCTEON_L2C
 368         tristate "Cavium Octeon Secondary Caches (L2C)"
 369         depends on CAVIUM_OCTEON_SOC
 370         help
 371           Support for error detection and correction on the
 372           Cavium Octeon family of SOCs.
 373
 374 config EDAC_OCTEON_LMC
 375         tristate "Cavium Octeon DRAM Memory Controller (LMC)"
 376         depends on CAVIUM_OCTEON_SOC
 377         help
 378           Support for error detection and correction on the
 379           Cavium Octeon family of SOCs.
 380
 381 config EDAC_OCTEON_PCI
 382         tristate "Cavium Octeon PCI Controller"
 383         depends on PCI && CAVIUM_OCTEON_SOC
 384         help
 385           Support for error detection and correction on the
 386           Cavium Octeon family of SOCs.
 387
 388 config EDAC_THUNDERX
 389         tristate "Cavium ThunderX EDAC"
 390         depends on ARM64
 391         depends on PCI
 392         help
 393           Support for error detection and correction on the
 394           Cavium ThunderX memory controllers (LMC), Cache
 395           Coherent Processor Interconnect (CCPI) and L2 cache
 396           blocks (TAD, CBC, MCI).
 397
 398 config EDAC_ALTERA
 399         bool "Altera SOCFPGA ECC"
 400         depends on EDAC=y && (ARCH_SOCFPGA || ARCH_STRATIX10)
 401         help
 402           Support for error detection and correction on the
 403           Altera SOCs. This is the global enable for the
 404           various Altera peripherals.
 405
 406 config EDAC_ALTERA_SDRAM
 407         bool "Altera SDRAM ECC"
 408         depends on EDAC_ALTERA=y
 409         help
 410           Support for error detection and correction on the
 411           Altera SDRAM Memory for Altera SoCs. Note that the
 412           preloader must initialize the SDRAM before loading
 413           the kernel.
 414
 415 config EDAC_ALTERA_L2C
 416         bool "Altera L2 Cache ECC"
 417         depends on EDAC_ALTERA=y && CACHE_L2X0
 418         help
 419           Support for error detection and correction on the
 420           Altera L2 cache Memory for Altera SoCs. This option
 421           requires L2 cache.
 422
 423 config EDAC_ALTERA_OCRAM
 424         bool "Altera On-Chip RAM ECC"
 425         depends on EDAC_ALTERA=y && SRAM && GENERIC_ALLOCATOR
 426         help
 427           Support for error detection and correction on the
 428           Altera On-Chip RAM Memory for Altera SoCs.
 429
 430 config EDAC_ALTERA_ETHERNET
 431         bool "Altera Ethernet FIFO ECC"
 432         depends on EDAC_ALTERA=y
 433         help
 434           Support for error detection and correction on the
 435           Altera Ethernet FIFO Memory for Altera SoCs.
 436
 437 config EDAC_ALTERA_NAND
 438         bool "Altera NAND FIFO ECC"
 439         depends on EDAC_ALTERA=y && MTD_NAND_DENALI
 440         help
 441           Support for error detection and correction on the
 442           Altera NAND FIFO Memory for Altera SoCs.
 443
 444 config EDAC_ALTERA_DMA
 445         bool "Altera DMA FIFO ECC"
 446         depends on EDAC_ALTERA=y && PL330_DMA=y
 447         help
 448           Support for error detection and correction on the
 449           Altera DMA FIFO Memory for Altera SoCs.
 450
 451 config EDAC_ALTERA_USB
 452         bool "Altera USB FIFO ECC"
 453         depends on EDAC_ALTERA=y && USB_DWC2
 454         help
 455           Support for error detection and correction on the
 456           Altera USB FIFO Memory for Altera SoCs.
 457
 458 config EDAC_ALTERA_QSPI
 459         bool "Altera QSPI FIFO ECC"
 460         depends on EDAC_ALTERA=y && SPI_CADENCE_QUADSPI
 461         help
 462           Support for error detection and correction on the
 463           Altera QSPI FIFO Memory for Altera SoCs.
 464
 465 config EDAC_ALTERA_SDMMC
 466         bool "Altera SDMMC FIFO ECC"
 467         depends on EDAC_ALTERA=y && MMC_DW
 468         help
 469           Support for error detection and correction on the
 470           Altera SDMMC FIFO Memory for Altera SoCs.
 471
 472 config EDAC_SIFIVE
 473         bool "Sifive platform EDAC driver"
 474         depends on EDAC=y && SIFIVE_L2
 475         help
 476           Support for error detection and correction on the SiFive SoCs.
 477
 478 config EDAC_ARMADA_XP
 479         bool "Marvell Armada XP DDR and L2 Cache ECC"
 480         depends on MACH_MVEBU_V7
 481         help
 482           Support for error correction and detection on the Marvell Aramada XP
 483           DDR RAM and L2 cache controllers.
 484
 485 config EDAC_SYNOPSYS
 486         tristate "Synopsys DDR Memory Controller"
 487         depends on ARCH_ZYNQ || ARCH_ZYNQMP
 488         help
 489           Support for error detection and correction on the Synopsys DDR
 490           memory controller.
 491
 492 config EDAC_XGENE
 493         tristate "APM X-Gene SoC"
 494         depends on (ARM64 || COMPILE_TEST)
 495         help
 496           Support for error detection and correction on the
 497           APM X-Gene family of SOCs.
 498
 499 config EDAC_TI
 500         tristate "Texas Instruments DDR3 ECC Controller"
 501         depends on ARCH_KEYSTONE || SOC_DRA7XX
 502         help
 503           Support for error detection and correction on the TI SoCs.
 504
 505 config EDAC_QCOM
 506         tristate "QCOM EDAC Controller"
 507         depends on ARCH_QCOM && QCOM_LLCC
 508         help
 509           Support for error detection and correction on the
 510           Qualcomm Technologies, Inc. SoCs.
 511
 512           This driver reports Single Bit Errors (SBEs) and Double Bit Errors (DBEs).
 513           As of now, it supports error reporting for Last Level Cache Controller (LLCC)
 514           of Tag RAM and Data RAM.
 515
 516           For debugging issues having to do with stability and overall system
 517           health, you should probably say 'Y' here.
 518
 519 config EDAC_ASPEED
 520         tristate "Aspeed AST BMC SoC"
 521         depends on ARCH_ASPEED
 522         help
 523           Support for error detection and correction on the Aspeed AST BMC SoC.
 524
 525           First, ECC must be configured in the bootloader. Then, this driver
 526           will expose error counters via the EDAC kernel framework.
 527
 528 config EDAC_BLUEFIELD
 529         tristate "Mellanox BlueField Memory ECC"
 530         depends on ARM64 && ((MELLANOX_PLATFORM && ACPI) || COMPILE_TEST)
 531         help
 532           Support for error detection and correction on the
 533           Mellanox BlueField SoCs.
 534
 535 config EDAC_DMC520
 536         tristate "ARM DMC-520 ECC"
 537         depends on ARM64
 538         help
 539           Support for error detection and correction on the
 540           SoCs with ARM DMC-520 DRAM controller.
 541
 542 endif # EDAC