arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_GTDT if ACPI
   6         select ACPI_IORT if ACPI
   7         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   8         select ACPI_MCFG if ACPI
   9         select ACPI_SPCR_TABLE if ACPI
  10         select ARCH_CLOCKSOURCE_DATA
  11         select ARCH_HAS_DEBUG_VIRTUAL
  12         select ARCH_HAS_DEVMEM_IS_ALLOWED
  13         select ARCH_HAS_ACPI_TABLE_UPGRADE if ACPI
  14         select ARCH_HAS_ELF_RANDOMIZE
  15         select ARCH_HAS_GCOV_PROFILE_ALL
  16         select ARCH_HAS_GIGANTIC_PAGE if (MEMORY_ISOLATION && COMPACTION) || CMA
  17         select ARCH_HAS_KCOV
  18         select ARCH_HAS_SET_MEMORY
  19         select ARCH_HAS_SG_CHAIN
  20         select ARCH_HAS_STRICT_KERNEL_RWX
  21         select ARCH_HAS_STRICT_MODULE_RWX
  22         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  23         select ARCH_HAVE_NMI_SAFE_CMPXCHG if ACPI_APEI_SEA
  24         select ARCH_USE_CMPXCHG_LOCKREF
  25         select ARCH_SUPPORTS_MEMORY_FAILURE
  26         select ARCH_SUPPORTS_ATOMIC_RMW
  27         select ARCH_SUPPORTS_NUMA_BALANCING
  28         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  29         select ARCH_WANT_FRAME_POINTERS
  30         select ARCH_HAS_UBSAN_SANITIZE_ALL
  31         select ARM_AMBA
  32         select ARM_ARCH_TIMER
  33         select ARM_GIC
  34         select AUDIT_ARCH_COMPAT_GENERIC
  35         select ARM_GIC_V2M if PCI
  36         select ARM_GIC_V3
  37         select ARM_GIC_V3_ITS if PCI
  38         select ARM_PSCI_FW
  39         select BUILDTIME_EXTABLE_SORT
  40         select CLONE_BACKWARDS
  41         select COMMON_CLK
  42         select CPU_PM if (SUSPEND || CPU_IDLE)
  43         select DCACHE_WORD_ACCESS
  44         select EDAC_SUPPORT
  45         select FRAME_POINTER
  46         select GENERIC_ALLOCATOR
  47         select GENERIC_ARCH_TOPOLOGY
  48         select GENERIC_CLOCKEVENTS
  49         select GENERIC_CLOCKEVENTS_BROADCAST
  50         select GENERIC_CPU_AUTOPROBE
  51         select GENERIC_EARLY_IOREMAP
  52         select GENERIC_IDLE_POLL_SETUP
  53         select GENERIC_IRQ_PROBE
  54         select GENERIC_IRQ_SHOW
  55         select GENERIC_IRQ_SHOW_LEVEL
  56         select GENERIC_PCI_IOMAP
  57         select GENERIC_SCHED_CLOCK
  58         select GENERIC_SMP_IDLE_THREAD
  59         select GENERIC_STRNCPY_FROM_USER
  60         select GENERIC_STRNLEN_USER
  61         select GENERIC_TIME_VSYSCALL
  62         select HANDLE_DOMAIN_IRQ
  63         select HARDIRQS_SW_RESEND
  64         select HAVE_ACPI_APEI if (ACPI && EFI)
  65         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  66         select HAVE_ARCH_AUDITSYSCALL
  67         select HAVE_ARCH_BITREVERSE
  68         select HAVE_ARCH_HUGE_VMAP
  69         select HAVE_ARCH_JUMP_LABEL
  70         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  71         select HAVE_ARCH_KGDB
  72         select HAVE_ARCH_MMAP_RND_BITS
  73         select HAVE_ARCH_MMAP_RND_COMPAT_BITS if COMPAT
  74         select HAVE_ARCH_SECCOMP_FILTER
  75         select HAVE_ARCH_TRACEHOOK
  76         select HAVE_ARCH_TRANSPARENT_HUGEPAGE
  77         select HAVE_ARM_SMCCC
  78         select HAVE_EBPF_JIT
  79         select HAVE_C_RECORDMCOUNT
  80         select HAVE_CC_STACKPROTECTOR
  81         select HAVE_CMPXCHG_DOUBLE
  82         select HAVE_CMPXCHG_LOCAL
  83         select HAVE_CONTEXT_TRACKING
  84         select HAVE_DEBUG_BUGVERBOSE
  85         select HAVE_DEBUG_KMEMLEAK
  86         select HAVE_DMA_API_DEBUG
  87         select HAVE_DMA_CONTIGUOUS
  88         select HAVE_DYNAMIC_FTRACE
  89         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  90         select HAVE_FTRACE_MCOUNT_RECORD
  91         select HAVE_FUNCTION_TRACER
  92         select HAVE_FUNCTION_GRAPH_TRACER
  93         select HAVE_GCC_PLUGINS
  94         select HAVE_GENERIC_DMA_COHERENT
  95         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  96         select HAVE_IRQ_TIME_ACCOUNTING
  97         select HAVE_MEMBLOCK
  98         select HAVE_MEMBLOCK_NODE_MAP if NUMA
  99         select HAVE_NMI if ACPI_APEI_SEA
 100         select HAVE_PATA_PLATFORM
 101         select HAVE_PERF_EVENTS
 102         select HAVE_PERF_REGS
 103         select HAVE_PERF_USER_STACK_DUMP
 104         select HAVE_REGS_AND_STACK_ACCESS_API
 105         select HAVE_RCU_TABLE_FREE
 106         select HAVE_SYSCALL_TRACEPOINTS
 107         select HAVE_KPROBES
 108         select HAVE_KRETPROBES
 109         select IOMMU_DMA if IOMMU_SUPPORT
 110         select IRQ_DOMAIN
 111         select IRQ_FORCED_THREADING
 112         select MODULES_USE_ELF_RELA
 113         select NO_BOOTMEM
 114         select OF
 115         select OF_EARLY_FLATTREE
 116         select OF_RESERVED_MEM
 117         select PCI_ECAM if ACPI
 118         select POWER_RESET
 119         select POWER_SUPPLY
 120         select SPARSE_IRQ
 121         select SYSCTL_EXCEPTION_TRACE
 122         select THREAD_INFO_IN_TASK
 123         help
 124           ARM 64-bit (AArch64) Linux support.
 125
 126 config 64BIT
 127         def_bool y
 128
 129 config ARCH_PHYS_ADDR_T_64BIT
 130         def_bool y
 131
 132 config MMU
 133         def_bool y
 134
 135 config ARM64_PAGE_SHIFT
 136         int
 137         default 16 if ARM64_64K_PAGES
 138         default 14 if ARM64_16K_PAGES
 139         default 12
 140
 141 config ARM64_CONT_SHIFT
 142         int
 143         default 5 if ARM64_64K_PAGES
 144         default 7 if ARM64_16K_PAGES
 145         default 4
 146
 147 config ARCH_MMAP_RND_BITS_MIN
 148        default 14 if ARM64_64K_PAGES
 149        default 16 if ARM64_16K_PAGES
 150        default 18
 151
 152 # max bits determined by the following formula:
 153 #  VA_BITS - PAGE_SHIFT - 3
 154 config ARCH_MMAP_RND_BITS_MAX
 155        default 19 if ARM64_VA_BITS=36
 156        default 24 if ARM64_VA_BITS=39
 157        default 27 if ARM64_VA_BITS=42
 158        default 30 if ARM64_VA_BITS=47
 159        default 29 if ARM64_VA_BITS=48 && ARM64_64K_PAGES
 160        default 31 if ARM64_VA_BITS=48 && ARM64_16K_PAGES
 161        default 33 if ARM64_VA_BITS=48
 162        default 14 if ARM64_64K_PAGES
 163        default 16 if ARM64_16K_PAGES
 164        default 18
 165
 166 config ARCH_MMAP_RND_COMPAT_BITS_MIN
 167        default 7 if ARM64_64K_PAGES
 168        default 9 if ARM64_16K_PAGES
 169        default 11
 170
 171 config ARCH_MMAP_RND_COMPAT_BITS_MAX
 172        default 16
 173
 174 config NO_IOPORT_MAP
 175         def_bool y if !PCI
 176
 177 config STACKTRACE_SUPPORT
 178         def_bool y
 179
 180 config ILLEGAL_POINTER_VALUE
 181         hex
 182         default 0xdead000000000000
 183
 184 config LOCKDEP_SUPPORT
 185         def_bool y
 186
 187 config TRACE_IRQFLAGS_SUPPORT
 188         def_bool y
 189
 190 config RWSEM_XCHGADD_ALGORITHM
 191         def_bool y
 192
 193 config GENERIC_BUG
 194         def_bool y
 195         depends on BUG
 196
 197 config GENERIC_BUG_RELATIVE_POINTERS
 198         def_bool y
 199         depends on GENERIC_BUG
 200
 201 config GENERIC_HWEIGHT
 202         def_bool y
 203
 204 config GENERIC_CSUM
 205         def_bool y
 206
 207 config GENERIC_CALIBRATE_DELAY
 208         def_bool y
 209
 210 config ZONE_DMA
 211         def_bool y
 212
 213 config HAVE_GENERIC_GUP
 214         def_bool y
 215
 216 config ARCH_DMA_ADDR_T_64BIT
 217         def_bool y
 218
 219 config NEED_DMA_MAP_STATE
 220         def_bool y
 221
 222 config NEED_SG_DMA_LENGTH
 223         def_bool y
 224
 225 config SMP
 226         def_bool y
 227
 228 config SWIOTLB
 229         def_bool y
 230
 231 config IOMMU_HELPER
 232         def_bool SWIOTLB
 233
 234 config KERNEL_MODE_NEON
 235         def_bool y
 236
 237 config FIX_EARLYCON_MEM
 238         def_bool y
 239
 240 config PGTABLE_LEVELS
 241         int
 242         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 243         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 244         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 245         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 246         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 247         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 248
 249 config ARCH_SUPPORTS_UPROBES
 250         def_bool y
 251
 252 config ARCH_PROC_KCORE_TEXT
 253         def_bool y
 254
 255 source "init/Kconfig"
 256
 257 source "kernel/Kconfig.freezer"
 258
 259 source "arch/arm64/Kconfig.platforms"
 260
 261 menu "Bus support"
 262
 263 config PCI
 264         bool "PCI support"
 265         help
 266           This feature enables support for PCI bus system. If you say Y
 267           here, the kernel will include drivers and infrastructure code
 268           to support PCI bus devices.
 269
 270 config PCI_DOMAINS
 271         def_bool PCI
 272
 273 config PCI_DOMAINS_GENERIC
 274         def_bool PCI
 275
 276 config PCI_SYSCALL
 277         def_bool PCI
 278
 279 source "drivers/pci/Kconfig"
 280
 281 endmenu
 282
 283 menu "Kernel Features"
 284
 285 menu "ARM errata workarounds via the alternatives framework"
 286
 287 config ARM64_ERRATUM_826319
 288         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 289         default y
 290         help
 291           This option adds an alternative code sequence to work around ARM
 292           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 293           AXI master interface and an L2 cache.
 294
 295           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 296           and is unable to accept a certain write via this interface, it will
 297           not progress on read data presented on the read data channel and the
 298           system can deadlock.
 299
 300           The workaround promotes data cache clean instructions to
 301           data cache clean-and-invalidate.
 302           Please note that this does not necessarily enable the workaround,
 303           as it depends on the alternative framework, which will only patch
 304           the kernel if an affected CPU is detected.
 305
 306           If unsure, say Y.
 307
 308 config ARM64_ERRATUM_827319
 309         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 310         default y
 311         help
 312           This option adds an alternative code sequence to work around ARM
 313           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 314           master interface and an L2 cache.
 315
 316           Under certain conditions this erratum can cause a clean line eviction
 317           to occur at the same time as another transaction to the same address
 318           on the AMBA 5 CHI interface, which can cause data corruption if the
 319           interconnect reorders the two transactions.
 320
 321           The workaround promotes data cache clean instructions to
 322           data cache clean-and-invalidate.
 323           Please note that this does not necessarily enable the workaround,
 324           as it depends on the alternative framework, which will only patch
 325           the kernel if an affected CPU is detected.
 326
 327           If unsure, say Y.
 328
 329 config ARM64_ERRATUM_824069
 330         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 331         default y
 332         help
 333           This option adds an alternative code sequence to work around ARM
 334           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 335           to a coherent interconnect.
 336
 337           If a Cortex-A53 processor is executing a store or prefetch for
 338           write instruction at the same time as a processor in another
 339           cluster is executing a cache maintenance operation to the same
 340           address, then this erratum might cause a clean cache line to be
 341           incorrectly marked as dirty.
 342
 343           The workaround promotes data cache clean instructions to
 344           data cache clean-and-invalidate.
 345           Please note that this option does not necessarily enable the
 346           workaround, as it depends on the alternative framework, which will
 347           only patch the kernel if an affected CPU is detected.
 348
 349           If unsure, say Y.
 350
 351 config ARM64_ERRATUM_819472
 352         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 353         default y
 354         help
 355           This option adds an alternative code sequence to work around ARM
 356           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 357           present when it is connected to a coherent interconnect.
 358
 359           If the processor is executing a load and store exclusive sequence at
 360           the same time as a processor in another cluster is executing a cache
 361           maintenance operation to the same address, then this erratum might
 362           cause data corruption.
 363
 364           The workaround promotes data cache clean instructions to
 365           data cache clean-and-invalidate.
 366           Please note that this does not necessarily enable the workaround,
 367           as it depends on the alternative framework, which will only patch
 368           the kernel if an affected CPU is detected.
 369
 370           If unsure, say Y.
 371
 372 config ARM64_ERRATUM_832075
 373         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 374         default y
 375         help
 376           This option adds an alternative code sequence to work around ARM
 377           erratum 832075 on Cortex-A57 parts up to r1p2.
 378
 379           Affected Cortex-A57 parts might deadlock when exclusive load/store
 380           instructions to Write-Back memory are mixed with Device loads.
 381
 382           The workaround is to promote device loads to use Load-Acquire
 383           semantics.
 384           Please note that this does not necessarily enable the workaround,
 385           as it depends on the alternative framework, which will only patch
 386           the kernel if an affected CPU is detected.
 387
 388           If unsure, say Y.
 389
 390 config ARM64_ERRATUM_834220
 391         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 392         depends on KVM
 393         default y
 394         help
 395           This option adds an alternative code sequence to work around ARM
 396           erratum 834220 on Cortex-A57 parts up to r1p2.
 397
 398           Affected Cortex-A57 parts might report a Stage 2 translation
 399           fault as the result of a Stage 1 fault for load crossing a
 400           page boundary when there is a permission or device memory
 401           alignment fault at Stage 1 and a translation fault at Stage 2.
 402
 403           The workaround is to verify that the Stage 1 translation
 404           doesn't generate a fault before handling the Stage 2 fault.
 405           Please note that this does not necessarily enable the workaround,
 406           as it depends on the alternative framework, which will only patch
 407           the kernel if an affected CPU is detected.
 408
 409           If unsure, say Y.
 410
 411 config ARM64_ERRATUM_845719
 412         bool "Cortex-A53: 845719: a load might read incorrect data"
 413         depends on COMPAT
 414         default y
 415         help
 416           This option adds an alternative code sequence to work around ARM
 417           erratum 845719 on Cortex-A53 parts up to r0p4.
 418
 419           When running a compat (AArch32) userspace on an affected Cortex-A53
 420           part, a load at EL0 from a virtual address that matches the bottom 32
 421           bits of the virtual address used by a recent load at (AArch64) EL1
 422           might return incorrect data.
 423
 424           The workaround is to write the contextidr_el1 register on exception
 425           return to a 32-bit task.
 426           Please note that this does not necessarily enable the workaround,
 427           as it depends on the alternative framework, which will only patch
 428           the kernel if an affected CPU is detected.
 429
 430           If unsure, say Y.
 431
 432 config ARM64_ERRATUM_843419
 433         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 434         default y
 435         select ARM64_MODULE_CMODEL_LARGE if MODULES
 436         help
 437           This option links the kernel with '--fix-cortex-a53-843419' and
 438           builds modules using the large memory model in order to avoid the use
 439           of the ADRP instruction, which can cause a subsequent memory access
 440           to use an incorrect address on Cortex-A53 parts up to r0p4.
 441
 442           If unsure, say Y.
 443
 444 config CAVIUM_ERRATUM_22375
 445         bool "Cavium erratum 22375, 24313"
 446         default y
 447         help
 448           Enable workaround for erratum 22375, 24313.
 449
 450           This implements two gicv3-its errata workarounds for ThunderX. Both
 451           with small impact affecting only ITS table allocation.
 452
 453             erratum 22375: only alloc 8MB table size
 454             erratum 24313: ignore memory access type
 455
 456           The fixes are in ITS initialization and basically ignore memory access
 457           type and table size provided by the TYPER and BASER registers.
 458
 459           If unsure, say Y.
 460
 461 config CAVIUM_ERRATUM_23144
 462         bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 463         depends on NUMA
 464         default y
 465         help
 466           ITS SYNC command hang for cross node io and collections/cpu mapping.
 467
 468           If unsure, say Y.
 469
 470 config CAVIUM_ERRATUM_23154
 471         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 472         default y
 473         help
 474           The gicv3 of ThunderX requires a modified version for
 475           reading the IAR status to ensure data synchronization
 476           (access to icc_iar1_el1 is not sync'ed before and after).
 477
 478           If unsure, say Y.
 479
 480 config CAVIUM_ERRATUM_27456
 481         bool "Cavium erratum 27456: Broadcast TLBI instructions may cause icache corruption"
 482         default y
 483         help
 484           On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
 485           instructions may cause the icache to become corrupted if it
 486           contains data for a non-current ASID.  The fix is to
 487           invalidate the icache when changing the mm context.
 488
 489           If unsure, say Y.
 490
 491 config CAVIUM_ERRATUM_30115
 492         bool "Cavium erratum 30115: Guest may disable interrupts in host"
 493         default y
 494         help
 495           On ThunderX T88 pass 1.x through 2.2, T81 pass 1.0 through
 496           1.2, and T83 Pass 1.0, KVM guest execution may disable
 497           interrupts in host. Trapping both GICv3 group-0 and group-1
 498           accesses sidesteps the issue.
 499
 500           If unsure, say Y.
 501
 502 config QCOM_FALKOR_ERRATUM_1003
 503         bool "Falkor E1003: Incorrect translation due to ASID change"
 504         default y
 505         select ARM64_PAN if ARM64_SW_TTBR0_PAN
 506         help
 507           On Falkor v1, an incorrect ASID may be cached in the TLB when ASID
 508           and BADDR are changed together in TTBRx_EL1. The workaround for this
 509           issue is to use a reserved ASID in cpu_do_switch_mm() before
 510           switching to the new ASID. Saying Y here selects ARM64_PAN if
 511           ARM64_SW_TTBR0_PAN is selected. This is done because implementing and
 512           maintaining the E1003 workaround in the software PAN emulation code
 513           would be an unnecessary complication. The affected Falkor v1 CPU
 514           implements ARMv8.1 hardware PAN support and using hardware PAN
 515           support versus software PAN emulation is mutually exclusive at
 516           runtime.
 517
 518           If unsure, say Y.
 519
 520 config QCOM_FALKOR_ERRATUM_1009
 521         bool "Falkor E1009: Prematurely complete a DSB after a TLBI"
 522         default y
 523         help
 524           On Falkor v1, the CPU may prematurely complete a DSB following a
 525           TLBI xxIS invalidate maintenance operation. Repeat the TLBI operation
 526           one more time to fix the issue.
 527
 528           If unsure, say Y.
 529
 530 config QCOM_QDF2400_ERRATUM_0065
 531         bool "QDF2400 E0065: Incorrect GITS_TYPER.ITT_Entry_size"
 532         default y
 533         help
 534           On Qualcomm Datacenter Technologies QDF2400 SoC, ITS hardware reports
 535           ITE size incorrectly. The GITS_TYPER.ITT_Entry_size field should have
 536           been indicated as 16Bytes (0xf), not 8Bytes (0x7).
 537
 538           If unsure, say Y.
 539
 540 endmenu
 541
 542
 543 choice
 544         prompt "Page size"
 545         default ARM64_4K_PAGES
 546         help
 547           Page size (translation granule) configuration.
 548
 549 config ARM64_4K_PAGES
 550         bool "4KB"
 551         help
 552           This feature enables 4KB pages support.
 553
 554 config ARM64_16K_PAGES
 555         bool "16KB"
 556         help
 557           The system will use 16KB pages support. AArch32 emulation
 558           requires applications compiled with 16K (or a multiple of 16K)
 559           aligned segments.
 560
 561 config ARM64_64K_PAGES
 562         bool "64KB"
 563         help
 564           This feature enables 64KB pages support (4KB by default)
 565           allowing only two levels of page tables and faster TLB
 566           look-up. AArch32 emulation requires applications compiled
 567           with 64K aligned segments.
 568
 569 endchoice
 570
 571 choice
 572         prompt "Virtual address space size"
 573         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 574         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 575         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 576         help
 577           Allows choosing one of multiple possible virtual address
 578           space sizes. The level of translation table is determined by
 579           a combination of page size and virtual address space size.
 580
 581 config ARM64_VA_BITS_36
 582         bool "36-bit" if EXPERT
 583         depends on ARM64_16K_PAGES
 584
 585 config ARM64_VA_BITS_39
 586         bool "39-bit"
 587         depends on ARM64_4K_PAGES
 588
 589 config ARM64_VA_BITS_42
 590         bool "42-bit"
 591         depends on ARM64_64K_PAGES
 592
 593 config ARM64_VA_BITS_47
 594         bool "47-bit"
 595         depends on ARM64_16K_PAGES
 596
 597 config ARM64_VA_BITS_48
 598         bool "48-bit"
 599
 600 endchoice
 601
 602 config ARM64_VA_BITS
 603         int
 604         default 36 if ARM64_VA_BITS_36
 605         default 39 if ARM64_VA_BITS_39
 606         default 42 if ARM64_VA_BITS_42
 607         default 47 if ARM64_VA_BITS_47
 608         default 48 if ARM64_VA_BITS_48
 609
 610 config CPU_BIG_ENDIAN
 611        bool "Build big-endian kernel"
 612        help
 613          Say Y if you plan on running a kernel in big-endian mode.
 614
 615 config SCHED_MC
 616         bool "Multi-core scheduler support"
 617         help
 618           Multi-core scheduler support improves the CPU scheduler's decision
 619           making when dealing with multi-core CPU chips at a cost of slightly
 620           increased overhead in some places. If unsure say N here.
 621
 622 config SCHED_SMT
 623         bool "SMT scheduler support"
 624         help
 625           Improves the CPU scheduler's decision making when dealing with
 626           MultiThreading at a cost of slightly increased overhead in some
 627           places. If unsure say N here.
 628
 629 config NR_CPUS
 630         int "Maximum number of CPUs (2-4096)"
 631         range 2 4096
 632         # These have to remain sorted largest to smallest
 633         default "64"
 634
 635 config HOTPLUG_CPU
 636         bool "Support for hot-pluggable CPUs"
 637         select GENERIC_IRQ_MIGRATION
 638         help
 639           Say Y here to experiment with turning CPUs off and on.  CPUs
 640           can be controlled through /sys/devices/system/cpu.
 641
 642 # Common NUMA Features
 643 config NUMA
 644         bool "Numa Memory Allocation and Scheduler Support"
 645         select ACPI_NUMA if ACPI
 646         select OF_NUMA
 647         help
 648           Enable NUMA (Non Uniform Memory Access) support.
 649
 650           The kernel will try to allocate memory used by a CPU on the
 651           local memory of the CPU and add some more
 652           NUMA awareness to the kernel.
 653
 654 config NODES_SHIFT
 655         int "Maximum NUMA Nodes (as a power of 2)"
 656         range 1 10
 657         default "2"
 658         depends on NEED_MULTIPLE_NODES
 659         help
 660           Specify the maximum number of NUMA Nodes available on the target
 661           system.  Increases memory reserved to accommodate various tables.
 662
 663 config USE_PERCPU_NUMA_NODE_ID
 664         def_bool y
 665         depends on NUMA
 666
 667 config HAVE_SETUP_PER_CPU_AREA
 668         def_bool y
 669         depends on NUMA
 670
 671 config NEED_PER_CPU_EMBED_FIRST_CHUNK
 672         def_bool y
 673         depends on NUMA
 674
 675 config HOLES_IN_ZONE
 676         def_bool y
 677         depends on NUMA
 678
 679 source kernel/Kconfig.preempt
 680 source kernel/Kconfig.hz
 681
 682 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
 683         def_bool y
 684
 685 config ARCH_HAS_HOLES_MEMORYMODEL
 686         def_bool y if SPARSEMEM
 687
 688 config ARCH_SPARSEMEM_ENABLE
 689         def_bool y
 690         select SPARSEMEM_VMEMMAP_ENABLE
 691
 692 config ARCH_SPARSEMEM_DEFAULT
 693         def_bool ARCH_SPARSEMEM_ENABLE
 694
 695 config ARCH_SELECT_MEMORY_MODEL
 696         def_bool ARCH_SPARSEMEM_ENABLE
 697
 698 config HAVE_ARCH_PFN_VALID
 699         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 700
 701 config HW_PERF_EVENTS
 702         def_bool y
 703         depends on ARM_PMU
 704
 705 config SYS_SUPPORTS_HUGETLBFS
 706         def_bool y
 707
 708 config ARCH_WANT_HUGE_PMD_SHARE
 709         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 710
 711 config ARCH_HAS_CACHE_LINE_SIZE
 712         def_bool y
 713
 714 source "mm/Kconfig"
 715
 716 config SECCOMP
 717         bool "Enable seccomp to safely compute untrusted bytecode"
 718         ---help---
 719           This kernel feature is useful for number crunching applications
 720           that may need to compute untrusted bytecode during their
 721           execution. By using pipes or other transports made available to
 722           the process as file descriptors supporting the read/write
 723           syscalls, it's possible to isolate those applications in
 724           their own address space using seccomp. Once seccomp is
 725           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 726           and the task is only allowed to execute a few safe syscalls
 727           defined by each seccomp mode.
 728
 729 config PARAVIRT
 730         bool "Enable paravirtualization code"
 731         help
 732           This changes the kernel so it can modify itself when it is run
 733           under a hypervisor, potentially improving performance significantly
 734           over full virtualization.
 735
 736 config PARAVIRT_TIME_ACCOUNTING
 737         bool "Paravirtual steal time accounting"
 738         select PARAVIRT
 739         default n
 740         help
 741           Select this option to enable fine granularity task steal time
 742           accounting. Time spent executing other tasks in parallel with
 743           the current vCPU is discounted from the vCPU power. To account for
 744           that, there can be a small performance impact.
 745
 746           If in doubt, say N here.
 747
 748 config KEXEC
 749         depends on PM_SLEEP_SMP
 750         select KEXEC_CORE
 751         bool "kexec system call"
 752         ---help---
 753           kexec is a system call that implements the ability to shutdown your
 754           current kernel, and to start another kernel.  It is like a reboot
 755           but it is independent of the system firmware.   And like a reboot
 756           you can start any kernel with it, not just Linux.
 757
 758 config CRASH_DUMP
 759         bool "Build kdump crash kernel"
 760         help
 761           Generate crash dump after being started by kexec. This should
 762           be normally only set in special crash dump kernels which are
 763           loaded in the main kernel with kexec-tools into a specially
 764           reserved region and then later executed after a crash by
 765           kdump/kexec.
 766
 767           For more details see Documentation/kdump/kdump.txt
 768
 769 config XEN_DOM0
 770         def_bool y
 771         depends on XEN
 772
 773 config XEN
 774         bool "Xen guest support on ARM64"
 775         depends on ARM64 && OF
 776         select SWIOTLB_XEN
 777         select PARAVIRT
 778         help
 779           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 780
 781 config FORCE_MAX_ZONEORDER
 782         int
 783         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 784         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 785         default "11"
 786         help
 787           The kernel memory allocator divides physically contiguous memory
 788           blocks into "zones", where each zone is a power of two number of
 789           pages.  This option selects the largest power of two that the kernel
 790           keeps in the memory allocator.  If you need to allocate very large
 791           blocks of physically contiguous memory, then you may need to
 792           increase this value.
 793
 794           This config option is actually maximum order plus one. For example,
 795           a value of 11 means that the largest free memory block is 2^10 pages.
 796
 797           We make sure that we can allocate upto a HugePage size for each configuration.
 798           Hence we have :
 799                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 800
 801           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 802           4M allocations matching the default size used by generic code.
 803
 804 menuconfig ARMV8_DEPRECATED
 805         bool "Emulate deprecated/obsolete ARMv8 instructions"
 806         depends on COMPAT
 807         help
 808           Legacy software support may require certain instructions
 809           that have been deprecated or obsoleted in the architecture.
 810
 811           Enable this config to enable selective emulation of these
 812           features.
 813
 814           If unsure, say Y
 815
 816 if ARMV8_DEPRECATED
 817
 818 config SWP_EMULATION
 819         bool "Emulate SWP/SWPB instructions"
 820         help
 821           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 822           they are always undefined. Say Y here to enable software
 823           emulation of these instructions for userspace using LDXR/STXR.
 824
 825           In some older versions of glibc [<=2.8] SWP is used during futex
 826           trylock() operations with the assumption that the code will not
 827           be preempted. This invalid assumption may be more likely to fail
 828           with SWP emulation enabled, leading to deadlock of the user
 829           application.
 830
 831           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 832           on an external transaction monitoring block called a global
 833           monitor to maintain update atomicity. If your system does not
 834           implement a global monitor, this option can cause programs that
 835           perform SWP operations to uncached memory to deadlock.
 836
 837           If unsure, say Y
 838
 839 config CP15_BARRIER_EMULATION
 840         bool "Emulate CP15 Barrier instructions"
 841         help
 842           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 843           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 844           strongly recommended to use the ISB, DSB, and DMB
 845           instructions instead.
 846
 847           Say Y here to enable software emulation of these
 848           instructions for AArch32 userspace code. When this option is
 849           enabled, CP15 barrier usage is traced which can help
 850           identify software that needs updating.
 851
 852           If unsure, say Y
 853
 854 config SETEND_EMULATION
 855         bool "Emulate SETEND instruction"
 856         help
 857           The SETEND instruction alters the data-endianness of the
 858           AArch32 EL0, and is deprecated in ARMv8.
 859
 860           Say Y here to enable software emulation of the instruction
 861           for AArch32 userspace code.
 862
 863           Note: All the cpus on the system must have mixed endian support at EL0
 864           for this feature to be enabled. If a new CPU - which doesn't support mixed
 865           endian - is hotplugged in after this feature has been enabled, there could
 866           be unexpected results in the applications.
 867
 868           If unsure, say Y
 869 endif
 870
 871 config ARM64_SW_TTBR0_PAN
 872         bool "Emulate Privileged Access Never using TTBR0_EL1 switching"
 873         help
 874           Enabling this option prevents the kernel from accessing
 875           user-space memory directly by pointing TTBR0_EL1 to a reserved
 876           zeroed area and reserved ASID. The user access routines
 877           restore the valid TTBR0_EL1 temporarily.
 878
 879 menu "ARMv8.1 architectural features"
 880
 881 config ARM64_HW_AFDBM
 882         bool "Support for hardware updates of the Access and Dirty page flags"
 883         default y
 884         help
 885           The ARMv8.1 architecture extensions introduce support for
 886           hardware updates of the access and dirty information in page
 887           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 888           capable processors, accesses to pages with PTE_AF cleared will
 889           set this bit instead of raising an access flag fault.
 890           Similarly, writes to read-only pages with the DBM bit set will
 891           clear the read-only bit (AP[2]) instead of raising a
 892           permission fault.
 893
 894           Kernels built with this configuration option enabled continue
 895           to work on pre-ARMv8.1 hardware and the performance impact is
 896           minimal. If unsure, say Y.
 897
 898 config ARM64_PAN
 899         bool "Enable support for Privileged Access Never (PAN)"
 900         default y
 901         help
 902          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 903          prevents the kernel or hypervisor from accessing user-space (EL0)
 904          memory directly.
 905
 906          Choosing this option will cause any unprotected (not using
 907          copy_to_user et al) memory access to fail with a permission fault.
 908
 909          The feature is detected at runtime, and will remain as a 'nop'
 910          instruction if the cpu does not implement the feature.
 911
 912 config ARM64_LSE_ATOMICS
 913         bool "Atomic instructions"
 914         help
 915           As part of the Large System Extensions, ARMv8.1 introduces new
 916           atomic instructions that are designed specifically to scale in
 917           very large systems.
 918
 919           Say Y here to make use of these instructions for the in-kernel
 920           atomic routines. This incurs a small overhead on CPUs that do
 921           not support these instructions and requires the kernel to be
 922           built with binutils >= 2.25.
 923
 924 config ARM64_VHE
 925         bool "Enable support for Virtualization Host Extensions (VHE)"
 926         default y
 927         help
 928           Virtualization Host Extensions (VHE) allow the kernel to run
 929           directly at EL2 (instead of EL1) on processors that support
 930           it. This leads to better performance for KVM, as they reduce
 931           the cost of the world switch.
 932
 933           Selecting this option allows the VHE feature to be detected
 934           at runtime, and does not affect processors that do not
 935           implement this feature.
 936
 937 endmenu
 938
 939 menu "ARMv8.2 architectural features"
 940
 941 config ARM64_UAO
 942         bool "Enable support for User Access Override (UAO)"
 943         default y
 944         help
 945           User Access Override (UAO; part of the ARMv8.2 Extensions)
 946           causes the 'unprivileged' variant of the load/store instructions to
 947           be overriden to be privileged.
 948
 949           This option changes get_user() and friends to use the 'unprivileged'
 950           variant of the load/store instructions. This ensures that user-space
 951           really did have access to the supplied memory. When addr_limit is
 952           set to kernel memory the UAO bit will be set, allowing privileged
 953           access to kernel memory.
 954
 955           Choosing this option will cause copy_to_user() et al to use user-space
 956           memory permissions.
 957
 958           The feature is detected at runtime, the kernel will use the
 959           regular load/store instructions if the cpu does not implement the
 960           feature.
 961
 962 endmenu
 963
 964 config ARM64_MODULE_CMODEL_LARGE
 965         bool
 966
 967 config ARM64_MODULE_PLTS
 968         bool
 969         select ARM64_MODULE_CMODEL_LARGE
 970         select HAVE_MOD_ARCH_SPECIFIC
 971
 972 config RELOCATABLE
 973         bool
 974         help
 975           This builds the kernel as a Position Independent Executable (PIE),
 976           which retains all relocation metadata required to relocate the
 977           kernel binary at runtime to a different virtual address than the
 978           address it was linked at.
 979           Since AArch64 uses the RELA relocation format, this requires a
 980           relocation pass at runtime even if the kernel is loaded at the
 981           same address it was linked at.
 982
 983 config RANDOMIZE_BASE
 984         bool "Randomize the address of the kernel image"
 985         select ARM64_MODULE_PLTS if MODULES
 986         select RELOCATABLE
 987         help
 988           Randomizes the virtual address at which the kernel image is
 989           loaded, as a security feature that deters exploit attempts
 990           relying on knowledge of the location of kernel internals.
 991
 992           It is the bootloader's job to provide entropy, by passing a
 993           random u64 value in /chosen/kaslr-seed at kernel entry.
 994
 995           When booting via the UEFI stub, it will invoke the firmware's
 996           EFI_RNG_PROTOCOL implementation (if available) to supply entropy
 997           to the kernel proper. In addition, it will randomise the physical
 998           location of the kernel Image as well.
 999
1000           If unsure, say N.
1001
1002 config RANDOMIZE_MODULE_REGION_FULL
1003         bool "Randomize the module region independently from the core kernel"
1004         depends on RANDOMIZE_BASE
1005         default y
1006         help
1007           Randomizes the location of the module region without considering the
1008           location of the core kernel. This way, it is impossible for modules
1009           to leak information about the location of core kernel data structures
1010           but it does imply that function calls between modules and the core
1011           kernel will need to be resolved via veneers in the module PLT.
1012
1013           When this option is not set, the module region will be randomized over
1014           a limited range that contains the [_stext, _etext] interval of the
1015           core kernel, so branch relocations are always in range.
1016
1017 endmenu
1018
1019 menu "Boot options"
1020
1021 config ARM64_ACPI_PARKING_PROTOCOL
1022         bool "Enable support for the ARM64 ACPI parking protocol"
1023         depends on ACPI
1024         help
1025           Enable support for the ARM64 ACPI parking protocol. If disabled
1026           the kernel will not allow booting through the ARM64 ACPI parking
1027           protocol even if the corresponding data is present in the ACPI
1028           MADT table.
1029
1030 config CMDLINE
1031         string "Default kernel command string"
1032         default ""
1033         help
1034           Provide a set of default command-line options at build time by
1035           entering them here. As a minimum, you should specify the the
1036           root device (e.g. root=/dev/nfs).
1037
1038 config CMDLINE_FORCE
1039         bool "Always use the default kernel command string"
1040         help
1041           Always use the default kernel command string, even if the boot
1042           loader passes other arguments to the kernel.
1043           This is useful if you cannot or don't want to change the
1044           command-line options your boot loader passes to the kernel.
1045
1046 config EFI_STUB
1047         bool
1048
1049 config EFI
1050         bool "UEFI runtime support"
1051         depends on OF && !CPU_BIG_ENDIAN
1052         select LIBFDT
1053         select UCS2_STRING
1054         select EFI_PARAMS_FROM_FDT
1055         select EFI_RUNTIME_WRAPPERS
1056         select EFI_STUB
1057         select EFI_ARMSTUB
1058         default y
1059         help
1060           This option provides support for runtime services provided
1061           by UEFI firmware (such as non-volatile variables, realtime
1062           clock, and platform reset). A UEFI stub is also provided to
1063           allow the kernel to be booted as an EFI application. This
1064           is only useful on systems that have UEFI firmware.
1065
1066 config DMI
1067         bool "Enable support for SMBIOS (DMI) tables"
1068         depends on EFI
1069         default y
1070         help
1071           This enables SMBIOS/DMI feature for systems.
1072
1073           This option is only useful on systems that have UEFI firmware.
1074           However, even with this option, the resultant kernel should
1075           continue to boot on existing non-UEFI platforms.
1076
1077 endmenu
1078
1079 menu "Userspace binary formats"
1080
1081 source "fs/Kconfig.binfmt"
1082
1083 config COMPAT
1084         bool "Kernel support for 32-bit EL0"
1085         depends on ARM64_4K_PAGES || EXPERT
1086         select COMPAT_BINFMT_ELF if BINFMT_ELF
1087         select HAVE_UID16
1088         select OLD_SIGSUSPEND3
1089         select COMPAT_OLD_SIGACTION
1090         help
1091           This option enables support for a 32-bit EL0 running under a 64-bit
1092           kernel at EL1. AArch32-specific components such as system calls,
1093           the user helper functions, VFP support and the ptrace interface are
1094           handled appropriately by the kernel.
1095
1096           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
1097           that you will only be able to execute AArch32 binaries that were compiled
1098           with page size aligned segments.
1099
1100           If you want to execute 32-bit userspace applications, say Y.
1101
1102 config SYSVIPC_COMPAT
1103         def_bool y
1104         depends on COMPAT && SYSVIPC
1105
1106 endmenu
1107
1108 menu "Power management options"
1109
1110 source "kernel/power/Kconfig"
1111
1112 config ARCH_HIBERNATION_POSSIBLE
1113         def_bool y
1114         depends on CPU_PM
1115
1116 config ARCH_HIBERNATION_HEADER
1117         def_bool y
1118         depends on HIBERNATION
1119
1120 config ARCH_SUSPEND_POSSIBLE
1121         def_bool y
1122
1123 endmenu
1124
1125 menu "CPU Power Management"
1126
1127 source "drivers/cpuidle/Kconfig"
1128
1129 source "drivers/cpufreq/Kconfig"
1130
1131 endmenu
1132
1133 source "net/Kconfig"
1134
1135 source "drivers/Kconfig"
1136
1137 source "drivers/firmware/Kconfig"
1138
1139 source "drivers/acpi/Kconfig"
1140
1141 source "fs/Kconfig"
1142
1143 source "arch/arm64/kvm/Kconfig"
1144
1145 source "arch/arm64/Kconfig.debug"
1146
1147 source "security/Kconfig"
1148
1149 source "crypto/Kconfig"
1150 if CRYPTO
1151 source "arch/arm64/crypto/Kconfig"
1152 endif
1153
1154 source "lib/Kconfig"