thermal: fix Mediatek thermal controller build
[linux/fpc-iii.git] / arch / mips / cavium-octeon / Kconfig
blobc370426a7322f9cca6ce50a03a5fec21fefe75d6
1 if CPU_CAVIUM_OCTEON
3 config CAVIUM_CN63XXP1
4         bool "Enable CN63XXP1 errata workarounds"
5         default "n"
6         help
7           The CN63XXP1 chip requires build time workarounds to
8           function reliably, select this option to enable them.  These
9           workarounds will cause a slight decrease in performance on
10           non-CN63XXP1 hardware, so it is recommended to select "n"
11           unless it is known the workarounds are needed.
13 config CAVIUM_OCTEON_CVMSEG_SIZE
14         int "Number of L1 cache lines reserved for CVMSEG memory"
15         range 0 54
16         default 1
17         help
18           CVMSEG LM is a segment that accesses portions of the dcache as a
19           local memory; the larger CVMSEG is, the smaller the cache is.
20           This selects the size of CVMSEG LM, which is in cache blocks. The
21           legally range is from zero to 54 cache blocks (i.e. CVMSEG LM is
22           between zero and 6192 bytes).
24 endif # CPU_CAVIUM_OCTEON
26 if CAVIUM_OCTEON_SOC
28 config CAVIUM_OCTEON_2ND_KERNEL
29         bool "Build the kernel to be used as a 2nd kernel on the same chip"
30         default "n"
31         help
32           This option configures this kernel to be linked at a different
33           address and use the 2nd uart for output. This allows a kernel built
34           with this option to be run at the same time as one built without this
35           option.
37 config CAVIUM_OCTEON_LOCK_L2
38         bool "Lock often used kernel code in the L2"
39         default "y"
40         help
41           Enable locking parts of the kernel into the L2 cache.
43 config CAVIUM_OCTEON_LOCK_L2_TLB
44         bool "Lock the TLB handler in L2"
45         depends on CAVIUM_OCTEON_LOCK_L2
46         default "y"
47         help
48           Lock the low level TLB fast path into L2.
50 config CAVIUM_OCTEON_LOCK_L2_EXCEPTION
51         bool "Lock the exception handler in L2"
52         depends on CAVIUM_OCTEON_LOCK_L2
53         default "y"
54         help
55           Lock the low level exception handler into L2.
57 config CAVIUM_OCTEON_LOCK_L2_LOW_LEVEL_INTERRUPT
58         bool "Lock the interrupt handler in L2"
59         depends on CAVIUM_OCTEON_LOCK_L2
60         default "y"
61         help
62           Lock the low level interrupt handler into L2.
64 config CAVIUM_OCTEON_LOCK_L2_INTERRUPT
65         bool "Lock the 2nd level interrupt handler in L2"
66         depends on CAVIUM_OCTEON_LOCK_L2
67         default "y"
68         help
69           Lock the 2nd level interrupt handler in L2.
71 config CAVIUM_OCTEON_LOCK_L2_MEMCPY
72         bool "Lock memcpy() in L2"
73         depends on CAVIUM_OCTEON_LOCK_L2
74         default "y"
75         help
76           Lock the kernel's implementation of memcpy() into L2.
78 config IOMMU_HELPER
79         bool
81 config NEED_SG_DMA_LENGTH
82         bool
84 config SWIOTLB
85         def_bool y
86         select IOMMU_HELPER
87         select NEED_SG_DMA_LENGTH
89 config OCTEON_ILM
90         tristate "Module to measure interrupt latency using Octeon CIU Timer"
91         help
92           This driver is a module to measure interrupt latency using the
93           the CIU Timers on Octeon.
95           To compile this driver as a module, choose M here.  The module
96           will be called octeon-ilm
98 endif # CAVIUM_OCTEON_SOC