Documentation/gpu/i915.rst

   1 ===========================
   2  drm/i915 Intel GFX Driver
   3 ===========================
   4
   5 The drm/i915 driver supports all (with the exception of some very early
   6 models) integrated GFX chipsets with both Intel display and rendering
   7 blocks. This excludes a set of SoC platforms with an SGX rendering unit,
   8 those have basic support through the gma500 drm driver.
   9
  10 Core Driver Infrastructure
  11 ==========================
  12
  13 This section covers core driver infrastructure used by both the display
  14 and the GEM parts of the driver.
  15
  16 Runtime Power Management
  17 ------------------------
  18
  19 .. kernel-doc:: drivers/gpu/drm/i915/intel_runtime_pm.c
  20    :doc: runtime pm
  21
  22 .. kernel-doc:: drivers/gpu/drm/i915/intel_runtime_pm.c
  23    :internal:
  24
  25 .. kernel-doc:: drivers/gpu/drm/i915/intel_uncore.c
  26    :internal:
  27
  28 Interrupt Handling
  29 ------------------
  30
  31 .. kernel-doc:: drivers/gpu/drm/i915/i915_irq.c
  32    :doc: interrupt handling
  33
  34 .. kernel-doc:: drivers/gpu/drm/i915/i915_irq.c
  35    :functions: intel_irq_init intel_irq_init_hw intel_hpd_init
  36
  37 .. kernel-doc:: drivers/gpu/drm/i915/i915_irq.c
  38    :functions: intel_runtime_pm_disable_interrupts
  39
  40 .. kernel-doc:: drivers/gpu/drm/i915/i915_irq.c
  41    :functions: intel_runtime_pm_enable_interrupts
  42
  43 Intel GVT-g Guest Support(vGPU)
  44 -------------------------------
  45
  46 .. kernel-doc:: drivers/gpu/drm/i915/i915_vgpu.c
  47    :doc: Intel GVT-g guest support
  48
  49 .. kernel-doc:: drivers/gpu/drm/i915/i915_vgpu.c
  50    :internal:
  51
  52 Intel GVT-g Host Support(vGPU device model)
  53 -------------------------------------------
  54
  55 .. kernel-doc:: drivers/gpu/drm/i915/intel_gvt.c
  56    :doc: Intel GVT-g host support
  57
  58 .. kernel-doc:: drivers/gpu/drm/i915/intel_gvt.c
  59    :internal:
  60
  61 Workarounds
  62 -----------
  63
  64 .. kernel-doc:: drivers/gpu/drm/i915/gt/intel_workarounds.c
  65    :doc: Hardware workarounds
  66
  67 Display Hardware Handling
  68 =========================
  69
  70 This section covers everything related to the display hardware including
  71 the mode setting infrastructure, plane, sprite and cursor handling and
  72 display, output probing and related topics.
  73
  74 Mode Setting Infrastructure
  75 ---------------------------
  76
  77 The i915 driver is thus far the only DRM driver which doesn't use the
  78 common DRM helper code to implement mode setting sequences. Thus it has
  79 its own tailor-made infrastructure for executing a display configuration
  80 change.
  81
  82 Frontbuffer Tracking
  83 --------------------
  84
  85 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_frontbuffer.c
  86    :doc: frontbuffer tracking
  87
  88 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_frontbuffer.h
  89    :internal:
  90
  91 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_frontbuffer.c
  92    :internal:
  93
  94 Display FIFO Underrun Reporting
  95 -------------------------------
  96
  97 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_fifo_underrun.c
  98    :doc: fifo underrun handling
  99
 100 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_fifo_underrun.c
 101    :internal:
 102
 103 Plane Configuration
 104 -------------------
 105
 106 This section covers plane configuration and composition with the primary
 107 plane, sprites, cursors and overlays. This includes the infrastructure
 108 to do atomic vsync'ed updates of all this state and also tightly coupled
 109 topics like watermark setup and computation, framebuffer compression and
 110 panel self refresh.
 111
 112 Atomic Plane Helpers
 113 --------------------
 114
 115 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_atomic_plane.c
 116    :doc: atomic plane helpers
 117
 118 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_atomic_plane.c
 119    :internal:
 120
 121 Asynchronous Page Flip
 122 ----------------------
 123
 124 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_display.c
 125    :doc: asynchronous flip implementation
 126
 127 Output Probing
 128 --------------
 129
 130 This section covers output probing and related infrastructure like the
 131 hotplug interrupt storm detection and mitigation code. Note that the
 132 i915 driver still uses most of the common DRM helper code for output
 133 probing, so those sections fully apply.
 134
 135 Hotplug
 136 -------
 137
 138 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_hotplug.c
 139    :doc: Hotplug
 140
 141 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_hotplug.c
 142    :internal:
 143
 144 High Definition Audio
 145 ---------------------
 146
 147 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_audio.c
 148    :doc: High Definition Audio over HDMI and Display Port
 149
 150 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_audio.c
 151    :internal:
 152
 153 .. kernel-doc:: include/drm/i915_component.h
 154    :internal:
 155
 156 Intel HDMI LPE Audio Support
 157 ----------------------------
 158
 159 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_lpe_audio.c
 160    :doc: LPE Audio integration for HDMI or DP playback
 161
 162 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_lpe_audio.c
 163    :internal:
 164
 165 Panel Self Refresh PSR (PSR/SRD)
 166 --------------------------------
 167
 168 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_psr.c
 169    :doc: Panel Self Refresh (PSR/SRD)
 170
 171 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_psr.c
 172    :internal:
 173
 174 Frame Buffer Compression (FBC)
 175 ------------------------------
 176
 177 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_fbc.c
 178    :doc: Frame Buffer Compression (FBC)
 179
 180 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_fbc.c
 181    :internal:
 182
 183 Display Refresh Rate Switching (DRRS)
 184 -------------------------------------
 185
 186 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 187    :doc: Display Refresh Rate Switching (DRRS)
 188
 189 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 190    :functions: intel_dp_set_drrs_state
 191
 192 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 193    :functions: intel_edp_drrs_enable
 194
 195 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 196    :functions: intel_edp_drrs_disable
 197
 198 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 199    :functions: intel_edp_drrs_invalidate
 200
 201 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 202    :functions: intel_edp_drrs_flush
 203
 204 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dp.c
 205    :functions: intel_dp_drrs_init
 206
 207 DPIO
 208 ----
 209
 210 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dpio_phy.c
 211    :doc: DPIO
 212
 213 CSR firmware support for DMC
 214 ----------------------------
 215
 216 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_csr.c
 217    :doc: csr support for dmc
 218
 219 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_csr.c
 220    :internal:
 221
 222 Video BIOS Table (VBT)
 223 ----------------------
 224
 225 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_bios.c
 226    :doc: Video BIOS Table (VBT)
 227
 228 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_bios.c
 229    :internal:
 230
 231 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_vbt_defs.h
 232    :internal:
 233
 234 Display clocks
 235 --------------
 236
 237 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_cdclk.c
 238    :doc: CDCLK / RAWCLK
 239
 240 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_cdclk.c
 241    :internal:
 242
 243 Display PLLs
 244 ------------
 245
 246 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dpll_mgr.c
 247    :doc: Display PLLs
 248
 249 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dpll_mgr.c
 250    :internal:
 251
 252 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dpll_mgr.h
 253    :internal:
 254
 255 Display State Buffer
 256 --------------------
 257
 258 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dsb.c
 259    :doc: DSB
 260
 261 .. kernel-doc:: drivers/gpu/drm/i915/display/intel_dsb.c
 262    :internal:
 263
 264 Memory Management and Command Submission
 265 ========================================
 266
 267 This sections covers all things related to the GEM implementation in the
 268 i915 driver.
 269
 270 Intel GPU Basics
 271 ----------------
 272
 273 An Intel GPU has multiple engines. There are several engine types.
 274
 275 - RCS engine is for rendering 3D and performing compute, this is named
 276   `I915_EXEC_RENDER` in user space.
 277 - BCS is a blitting (copy) engine, this is named `I915_EXEC_BLT` in user
 278   space.
 279 - VCS is a video encode and decode engine, this is named `I915_EXEC_BSD`
 280   in user space
 281 - VECS is video enhancement engine, this is named `I915_EXEC_VEBOX` in user
 282   space.
 283 - The enumeration `I915_EXEC_DEFAULT` does not refer to specific engine;
 284   instead it is to be used by user space to specify a default rendering
 285   engine (for 3D) that may or may not be the same as RCS.
 286
 287 The Intel GPU family is a family of integrated GPU's using Unified
 288 Memory Access. For having the GPU "do work", user space will feed the
 289 GPU batch buffers via one of the ioctls `DRM_IOCTL_I915_GEM_EXECBUFFER2`
 290 or `DRM_IOCTL_I915_GEM_EXECBUFFER2_WR`. Most such batchbuffers will
 291 instruct the GPU to perform work (for example rendering) and that work
 292 needs memory from which to read and memory to which to write. All memory
 293 is encapsulated within GEM buffer objects (usually created with the ioctl
 294 `DRM_IOCTL_I915_GEM_CREATE`). An ioctl providing a batchbuffer for the GPU
 295 to create will also list all GEM buffer objects that the batchbuffer reads
 296 and/or writes. For implementation details of memory management see
 297 `GEM BO Management Implementation Details`_.
 298
 299 The i915 driver allows user space to create a context via the ioctl
 300 `DRM_IOCTL_I915_GEM_CONTEXT_CREATE` which is identified by a 32-bit
 301 integer. Such a context should be viewed by user-space as -loosely-
 302 analogous to the idea of a CPU process of an operating system. The i915
 303 driver guarantees that commands issued to a fixed context are to be
 304 executed so that writes of a previously issued command are seen by
 305 reads of following commands. Actions issued between different contexts
 306 (even if from the same file descriptor) are NOT given that guarantee
 307 and the only way to synchronize across contexts (even from the same
 308 file descriptor) is through the use of fences. At least as far back as
 309 Gen4, also have that a context carries with it a GPU HW context;
 310 the HW context is essentially (most of atleast) the state of a GPU.
 311 In addition to the ordering guarantees, the kernel will restore GPU
 312 state via HW context when commands are issued to a context, this saves
 313 user space the need to restore (most of atleast) the GPU state at the
 314 start of each batchbuffer. The non-deprecated ioctls to submit batchbuffer
 315 work can pass that ID (in the lower bits of drm_i915_gem_execbuffer2::rsvd1)
 316 to identify what context to use with the command.
 317
 318 The GPU has its own memory management and address space. The kernel
 319 driver maintains the memory translation table for the GPU. For older
 320 GPUs (i.e. those before Gen8), there is a single global such translation
 321 table, a global Graphics Translation Table (GTT). For newer generation
 322 GPUs each context has its own translation table, called Per-Process
 323 Graphics Translation Table (PPGTT). Of important note, is that although
 324 PPGTT is named per-process it is actually per context. When user space
 325 submits a batchbuffer, the kernel walks the list of GEM buffer objects
 326 used by the batchbuffer and guarantees that not only is the memory of
 327 each such GEM buffer object resident but it is also present in the
 328 (PP)GTT. If the GEM buffer object is not yet placed in the (PP)GTT,
 329 then it is given an address. Two consequences of this are: the kernel
 330 needs to edit the batchbuffer submitted to write the correct value of
 331 the GPU address when a GEM BO is assigned a GPU address and the kernel
 332 might evict a different GEM BO from the (PP)GTT to make address room
 333 for another GEM BO. Consequently, the ioctls submitting a batchbuffer
 334 for execution also include a list of all locations within buffers that
 335 refer to GPU-addresses so that the kernel can edit the buffer correctly.
 336 This process is dubbed relocation.
 337
 338 Locking Guidelines
 339 ------------------
 340
 341 .. note::
 342    This is a description of how the locking should be after
 343    refactoring is done. Does not necessarily reflect what the locking
 344    looks like while WIP.
 345
 346 #. All locking rules and interface contracts with cross-driver interfaces
 347    (dma-buf, dma_fence) need to be followed.
 348
 349 #. No struct_mutex anywhere in the code
 350
 351 #. dma_resv will be the outermost lock (when needed) and ww_acquire_ctx
 352    is to be hoisted at highest level and passed down within i915_gem_ctx
 353    in the call chain
 354
 355 #. While holding lru/memory manager (buddy, drm_mm, whatever) locks
 356    system memory allocations are not allowed
 357
 358         * Enforce this by priming lockdep (with fs_reclaim). If we
 359           allocate memory while holding these looks we get a rehash
 360           of the shrinker vs. struct_mutex saga, and that would be
 361           real bad.
 362
 363 #. Do not nest different lru/memory manager locks within each other.
 364    Take them in turn to update memory allocations, relying on the object’s
 365    dma_resv ww_mutex to serialize against other operations.
 366
 367 #. The suggestion for lru/memory managers locks is that they are small
 368    enough to be spinlocks.
 369
 370 #. All features need to come with exhaustive kernel selftests and/or
 371    IGT tests when appropriate
 372
 373 #. All LMEM uAPI paths need to be fully restartable (_interruptible()
 374    for all locks/waits/sleeps)
 375
 376         * Error handling validation through signal injection.
 377           Still the best strategy we have for validating GEM uAPI
 378           corner cases.
 379           Must be excessively used in the IGT, and we need to check
 380           that we really have full path coverage of all error cases.
 381
 382         * -EDEADLK handling with ww_mutex
 383
 384 GEM BO Management Implementation Details
 385 ----------------------------------------
 386
 387 .. kernel-doc:: drivers/gpu/drm/i915/i915_vma_types.h
 388    :doc: Virtual Memory Address
 389
 390 Buffer Object Eviction
 391 ----------------------
 392
 393 This section documents the interface functions for evicting buffer
 394 objects to make space available in the virtual gpu address spaces. Note
 395 that this is mostly orthogonal to shrinking buffer objects caches, which
 396 has the goal to make main memory (shared with the gpu through the
 397 unified memory architecture) available.
 398
 399 .. kernel-doc:: drivers/gpu/drm/i915/i915_gem_evict.c
 400    :internal:
 401
 402 Buffer Object Memory Shrinking
 403 ------------------------------
 404
 405 This section documents the interface function for shrinking memory usage
 406 of buffer object caches. Shrinking is used to make main memory
 407 available. Note that this is mostly orthogonal to evicting buffer
 408 objects, which has the goal to make space in gpu virtual address spaces.
 409
 410 .. kernel-doc:: drivers/gpu/drm/i915/gem/i915_gem_shrinker.c
 411    :internal:
 412
 413 Batchbuffer Parsing
 414 -------------------
 415
 416 .. kernel-doc:: drivers/gpu/drm/i915/i915_cmd_parser.c
 417    :doc: batch buffer command parser
 418
 419 .. kernel-doc:: drivers/gpu/drm/i915/i915_cmd_parser.c
 420    :internal:
 421
 422 User Batchbuffer Execution
 423 --------------------------
 424
 425 .. kernel-doc:: drivers/gpu/drm/i915/gem/i915_gem_execbuffer.c
 426    :doc: User command execution
 427
 428 Logical Rings, Logical Ring Contexts and Execlists
 429 --------------------------------------------------
 430
 431 .. kernel-doc:: drivers/gpu/drm/i915/gt/intel_lrc.c
 432    :doc: Logical Rings, Logical Ring Contexts and Execlists
 433
 434 Global GTT views
 435 ----------------
 436
 437 .. kernel-doc:: drivers/gpu/drm/i915/i915_vma_types.h
 438    :doc: Global GTT views
 439
 440 .. kernel-doc:: drivers/gpu/drm/i915/i915_gem_gtt.c
 441    :internal:
 442
 443 GTT Fences and Swizzling
 444 ------------------------
 445
 446 .. kernel-doc:: drivers/gpu/drm/i915/gt/intel_ggtt_fencing.c
 447    :internal:
 448
 449 Global GTT Fence Handling
 450 ~~~~~~~~~~~~~~~~~~~~~~~~~
 451
 452 .. kernel-doc:: drivers/gpu/drm/i915/gt/intel_ggtt_fencing.c
 453    :doc: fence register handling
 454
 455 Hardware Tiling and Swizzling Details
 456 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 457
 458 .. kernel-doc:: drivers/gpu/drm/i915/gt/intel_ggtt_fencing.c
 459    :doc: tiling swizzling details
 460
 461 Object Tiling IOCTLs
 462 --------------------
 463
 464 .. kernel-doc:: drivers/gpu/drm/i915/gem/i915_gem_tiling.c
 465    :internal:
 466
 467 .. kernel-doc:: drivers/gpu/drm/i915/gem/i915_gem_tiling.c
 468    :doc: buffer object tiling
 469
 470 Microcontrollers
 471 ================
 472
 473 Starting from gen9, three microcontrollers are available on the HW: the
 474 graphics microcontroller (GuC), the HEVC/H.265 microcontroller (HuC) and the
 475 display microcontroller (DMC). The driver is responsible for loading the
 476 firmwares on the microcontrollers; the GuC and HuC firmwares are transferred
 477 to WOPCM using the DMA engine, while the DMC firmware is written through MMIO.
 478
 479 WOPCM
 480 -----
 481
 482 WOPCM Layout
 483 ~~~~~~~~~~~~
 484
 485 .. kernel-doc:: drivers/gpu/drm/i915/intel_wopcm.c
 486    :doc: WOPCM Layout
 487
 488 GuC
 489 ---
 490
 491 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_guc.c
 492    :doc: GuC
 493
 494 GuC Firmware Layout
 495 ~~~~~~~~~~~~~~~~~~~
 496
 497 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_uc_fw_abi.h
 498    :doc: Firmware Layout
 499
 500 GuC Memory Management
 501 ~~~~~~~~~~~~~~~~~~~~~
 502
 503 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_guc.c
 504    :doc: GuC Memory Management
 505 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_guc.c
 506    :functions: intel_guc_allocate_vma
 507
 508
 509 GuC-specific firmware loader
 510 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 511
 512 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_guc_fw.c
 513    :internal:
 514
 515 GuC-based command submission
 516 ~~~~~~~~~~~~~~~~~~~~~~~~~~~~
 517
 518 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_guc_submission.c
 519    :doc: GuC-based command submission
 520
 521 HuC
 522 ---
 523 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_huc.c
 524    :doc: HuC
 525 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_huc.c
 526    :functions: intel_huc_auth
 527
 528 HuC Memory Management
 529 ~~~~~~~~~~~~~~~~~~~~~
 530
 531 .. kernel-doc:: drivers/gpu/drm/i915/gt/uc/intel_huc.c
 532    :doc: HuC Memory Management
 533
 534 HuC Firmware Layout
 535 ~~~~~~~~~~~~~~~~~~~
 536 The HuC FW layout is the same as the GuC one, see `GuC Firmware Layout`_
 537
 538 DMC
 539 ---
 540 See `CSR firmware support for DMC`_
 541
 542 Tracing
 543 =======
 544
 545 This sections covers all things related to the tracepoints implemented
 546 in the i915 driver.
 547
 548 i915_ppgtt_create and i915_ppgtt_release
 549 ----------------------------------------
 550
 551 .. kernel-doc:: drivers/gpu/drm/i915/i915_trace.h
 552    :doc: i915_ppgtt_create and i915_ppgtt_release tracepoints
 553
 554 i915_context_create and i915_context_free
 555 -----------------------------------------
 556
 557 .. kernel-doc:: drivers/gpu/drm/i915/i915_trace.h
 558    :doc: i915_context_create and i915_context_free tracepoints
 559
 560 Perf
 561 ====
 562
 563 Overview
 564 --------
 565 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 566    :doc: i915 Perf Overview
 567
 568 Comparison with Core Perf
 569 -------------------------
 570 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 571    :doc: i915 Perf History and Comparison with Core Perf
 572
 573 i915 Driver Entry Points
 574 ------------------------
 575
 576 This section covers the entrypoints exported outside of i915_perf.c to
 577 integrate with drm/i915 and to handle the `DRM_I915_PERF_OPEN` ioctl.
 578
 579 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 580    :functions: i915_perf_init
 581 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 582    :functions: i915_perf_fini
 583 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 584    :functions: i915_perf_register
 585 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 586    :functions: i915_perf_unregister
 587 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 588    :functions: i915_perf_open_ioctl
 589 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 590    :functions: i915_perf_release
 591 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 592    :functions: i915_perf_add_config_ioctl
 593 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 594    :functions: i915_perf_remove_config_ioctl
 595
 596 i915 Perf Stream
 597 ----------------
 598
 599 This section covers the stream-semantics-agnostic structures and functions
 600 for representing an i915 perf stream FD and associated file operations.
 601
 602 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf_types.h
 603    :functions: i915_perf_stream
 604 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf_types.h
 605    :functions: i915_perf_stream_ops
 606
 607 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 608    :functions: read_properties_unlocked
 609 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 610    :functions: i915_perf_open_ioctl_locked
 611 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 612    :functions: i915_perf_destroy_locked
 613 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 614    :functions: i915_perf_read
 615 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 616    :functions: i915_perf_ioctl
 617 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 618    :functions: i915_perf_enable_locked
 619 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 620    :functions: i915_perf_disable_locked
 621 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 622    :functions: i915_perf_poll
 623 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 624    :functions: i915_perf_poll_locked
 625
 626 i915 Perf Observation Architecture Stream
 627 -----------------------------------------
 628
 629 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf_types.h
 630    :functions: i915_oa_ops
 631
 632 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 633    :functions: i915_oa_stream_init
 634 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 635    :functions: i915_oa_read
 636 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 637    :functions: i915_oa_stream_enable
 638 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 639    :functions: i915_oa_stream_disable
 640 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 641    :functions: i915_oa_wait_unlocked
 642 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 643    :functions: i915_oa_poll_wait
 644
 645 Other i915 Perf Internals
 646 -------------------------
 647
 648 This section simply includes all other currently documented i915 perf internals,
 649 in no particular order, but may include some more minor utilities or platform
 650 specific details than found in the more high-level sections.
 651
 652 .. kernel-doc:: drivers/gpu/drm/i915/i915_perf.c
 653    :internal:
 654    :no-identifiers:
 655        i915_perf_init
 656        i915_perf_fini
 657        i915_perf_register
 658        i915_perf_unregister
 659        i915_perf_open_ioctl
 660        i915_perf_release
 661        i915_perf_add_config_ioctl
 662        i915_perf_remove_config_ioctl
 663        read_properties_unlocked
 664        i915_perf_open_ioctl_locked
 665        i915_perf_destroy_locked
 666        i915_perf_read i915_perf_ioctl
 667        i915_perf_enable_locked
 668        i915_perf_disable_locked
 669        i915_perf_poll i915_perf_poll_locked
 670        i915_oa_stream_init i915_oa_read
 671        i915_oa_stream_enable
 672        i915_oa_stream_disable
 673        i915_oa_wait_unlocked
 674        i915_oa_poll_wait
 675
 676 Style
 677 =====
 678
 679 The drm/i915 driver codebase has some style rules in addition to (and, in some
 680 cases, deviating from) the kernel coding style.
 681
 682 Register macro definition style
 683 -------------------------------
 684
 685 The style guide for ``i915_reg.h``.
 686
 687 .. kernel-doc:: drivers/gpu/drm/i915/i915_reg.h
 688    :doc: The i915 register macro definition style guide