arch/arm64/Kconfig

   1 config ARM64
   2         def_bool y
   3         select ACPI_CCA_REQUIRED if ACPI
   4         select ACPI_GENERIC_GSI if ACPI
   5         select ACPI_REDUCED_HARDWARE_ONLY if ACPI
   6         select ACPI_MCFG if ACPI
   7         select ACPI_SPCR_TABLE if ACPI
   8         select ARCH_CLOCKSOURCE_DATA
   9         select ARCH_HAS_DEBUG_VIRTUAL
  10         select ARCH_HAS_DEVMEM_IS_ALLOWED
  11         select ARCH_HAS_ACPI_TABLE_UPGRADE if ACPI
  12         select ARCH_HAS_ELF_RANDOMIZE
  13         select ARCH_HAS_GCOV_PROFILE_ALL
  14         select ARCH_HAS_GIGANTIC_PAGE
  15         select ARCH_HAS_KCOV
  16         select ARCH_HAS_SET_MEMORY
  17         select ARCH_HAS_SG_CHAIN
  18         select ARCH_HAS_STRICT_KERNEL_RWX
  19         select ARCH_HAS_STRICT_MODULE_RWX
  20         select ARCH_HAS_TICK_BROADCAST if GENERIC_CLOCKEVENTS_BROADCAST
  21         select ARCH_USE_CMPXCHG_LOCKREF
  22         select ARCH_SUPPORTS_ATOMIC_RMW
  23         select ARCH_SUPPORTS_NUMA_BALANCING
  24         select ARCH_WANT_COMPAT_IPC_PARSE_VERSION
  25         select ARCH_WANT_FRAME_POINTERS
  26         select ARCH_HAS_UBSAN_SANITIZE_ALL
  27         select ARM_AMBA
  28         select ARM_ARCH_TIMER
  29         select ARM_GIC
  30         select AUDIT_ARCH_COMPAT_GENERIC
  31         select ARM_GIC_V2M if PCI
  32         select ARM_GIC_V3
  33         select ARM_GIC_V3_ITS if PCI
  34         select ARM_PSCI_FW
  35         select BUILDTIME_EXTABLE_SORT
  36         select CLONE_BACKWARDS
  37         select COMMON_CLK
  38         select CPU_PM if (SUSPEND || CPU_IDLE)
  39         select DCACHE_WORD_ACCESS
  40         select EDAC_SUPPORT
  41         select FRAME_POINTER
  42         select GENERIC_ALLOCATOR
  43         select GENERIC_CLOCKEVENTS
  44         select GENERIC_CLOCKEVENTS_BROADCAST
  45         select GENERIC_CPU_AUTOPROBE
  46         select GENERIC_EARLY_IOREMAP
  47         select GENERIC_IDLE_POLL_SETUP
  48         select GENERIC_IRQ_PROBE
  49         select GENERIC_IRQ_SHOW
  50         select GENERIC_IRQ_SHOW_LEVEL
  51         select GENERIC_PCI_IOMAP
  52         select GENERIC_SCHED_CLOCK
  53         select GENERIC_SMP_IDLE_THREAD
  54         select GENERIC_STRNCPY_FROM_USER
  55         select GENERIC_STRNLEN_USER
  56         select GENERIC_TIME_VSYSCALL
  57         select HANDLE_DOMAIN_IRQ
  58         select HARDIRQS_SW_RESEND
  59         select HAVE_ACPI_APEI if (ACPI && EFI)
  60         select HAVE_ALIGNED_STRUCT_PAGE if SLUB
  61         select HAVE_ARCH_AUDITSYSCALL
  62         select HAVE_ARCH_BITREVERSE
  63         select HAVE_ARCH_HARDENED_USERCOPY
  64         select HAVE_ARCH_HUGE_VMAP
  65         select HAVE_ARCH_JUMP_LABEL
  66         select HAVE_ARCH_KASAN if SPARSEMEM_VMEMMAP && !(ARM64_16K_PAGES && ARM64_VA_BITS_48)
  67         select HAVE_ARCH_KGDB
  68         select HAVE_ARCH_MMAP_RND_BITS
  69         select HAVE_ARCH_MMAP_RND_COMPAT_BITS if COMPAT
  70         select HAVE_ARCH_SECCOMP_FILTER
  71         select HAVE_ARCH_TRACEHOOK
  72         select HAVE_ARCH_TRANSPARENT_HUGEPAGE
  73         select HAVE_ARM_SMCCC
  74         select HAVE_EBPF_JIT
  75         select HAVE_C_RECORDMCOUNT
  76         select HAVE_CC_STACKPROTECTOR
  77         select HAVE_CMPXCHG_DOUBLE
  78         select HAVE_CMPXCHG_LOCAL
  79         select HAVE_CONTEXT_TRACKING
  80         select HAVE_DEBUG_BUGVERBOSE
  81         select HAVE_DEBUG_KMEMLEAK
  82         select HAVE_DMA_API_DEBUG
  83         select HAVE_DMA_CONTIGUOUS
  84         select HAVE_DYNAMIC_FTRACE
  85         select HAVE_EFFICIENT_UNALIGNED_ACCESS
  86         select HAVE_FTRACE_MCOUNT_RECORD
  87         select HAVE_FUNCTION_TRACER
  88         select HAVE_FUNCTION_GRAPH_TRACER
  89         select HAVE_GCC_PLUGINS
  90         select HAVE_GENERIC_DMA_COHERENT
  91         select HAVE_HW_BREAKPOINT if PERF_EVENTS
  92         select HAVE_IRQ_TIME_ACCOUNTING
  93         select HAVE_MEMBLOCK
  94         select HAVE_MEMBLOCK_NODE_MAP if NUMA
  95         select HAVE_PATA_PLATFORM
  96         select HAVE_PERF_EVENTS
  97         select HAVE_PERF_REGS
  98         select HAVE_PERF_USER_STACK_DUMP
  99         select HAVE_REGS_AND_STACK_ACCESS_API
 100         select HAVE_RCU_TABLE_FREE
 101         select HAVE_SYSCALL_TRACEPOINTS
 102         select HAVE_KPROBES
 103         select HAVE_KRETPROBES
 104         select IOMMU_DMA if IOMMU_SUPPORT
 105         select IRQ_DOMAIN
 106         select IRQ_FORCED_THREADING
 107         select MODULES_USE_ELF_RELA
 108         select NO_BOOTMEM
 109         select OF
 110         select OF_EARLY_FLATTREE
 111         select OF_RESERVED_MEM
 112         select PCI_ECAM if ACPI
 113         select POWER_RESET
 114         select POWER_SUPPLY
 115         select SPARSE_IRQ
 116         select SYSCTL_EXCEPTION_TRACE
 117         select THREAD_INFO_IN_TASK
 118         help
 119           ARM 64-bit (AArch64) Linux support.
 120
 121 config 64BIT
 122         def_bool y
 123
 124 config ARCH_PHYS_ADDR_T_64BIT
 125         def_bool y
 126
 127 config MMU
 128         def_bool y
 129
 130 config ARM64_PAGE_SHIFT
 131         int
 132         default 16 if ARM64_64K_PAGES
 133         default 14 if ARM64_16K_PAGES
 134         default 12
 135
 136 config ARM64_CONT_SHIFT
 137         int
 138         default 5 if ARM64_64K_PAGES
 139         default 7 if ARM64_16K_PAGES
 140         default 4
 141
 142 config ARCH_MMAP_RND_BITS_MIN
 143        default 14 if ARM64_64K_PAGES
 144        default 16 if ARM64_16K_PAGES
 145        default 18
 146
 147 # max bits determined by the following formula:
 148 #  VA_BITS - PAGE_SHIFT - 3
 149 config ARCH_MMAP_RND_BITS_MAX
 150        default 19 if ARM64_VA_BITS=36
 151        default 24 if ARM64_VA_BITS=39
 152        default 27 if ARM64_VA_BITS=42
 153        default 30 if ARM64_VA_BITS=47
 154        default 29 if ARM64_VA_BITS=48 && ARM64_64K_PAGES
 155        default 31 if ARM64_VA_BITS=48 && ARM64_16K_PAGES
 156        default 33 if ARM64_VA_BITS=48
 157        default 14 if ARM64_64K_PAGES
 158        default 16 if ARM64_16K_PAGES
 159        default 18
 160
 161 config ARCH_MMAP_RND_COMPAT_BITS_MIN
 162        default 7 if ARM64_64K_PAGES
 163        default 9 if ARM64_16K_PAGES
 164        default 11
 165
 166 config ARCH_MMAP_RND_COMPAT_BITS_MAX
 167        default 16
 168
 169 config NO_IOPORT_MAP
 170         def_bool y if !PCI
 171
 172 config STACKTRACE_SUPPORT
 173         def_bool y
 174
 175 config ILLEGAL_POINTER_VALUE
 176         hex
 177         default 0xdead000000000000
 178
 179 config LOCKDEP_SUPPORT
 180         def_bool y
 181
 182 config TRACE_IRQFLAGS_SUPPORT
 183         def_bool y
 184
 185 config RWSEM_XCHGADD_ALGORITHM
 186         def_bool y
 187
 188 config GENERIC_BUG
 189         def_bool y
 190         depends on BUG
 191
 192 config GENERIC_BUG_RELATIVE_POINTERS
 193         def_bool y
 194         depends on GENERIC_BUG
 195
 196 config GENERIC_HWEIGHT
 197         def_bool y
 198
 199 config GENERIC_CSUM
 200         def_bool y
 201
 202 config GENERIC_CALIBRATE_DELAY
 203         def_bool y
 204
 205 config ZONE_DMA
 206         def_bool y
 207
 208 config HAVE_GENERIC_RCU_GUP
 209         def_bool y
 210
 211 config ARCH_DMA_ADDR_T_64BIT
 212         def_bool y
 213
 214 config NEED_DMA_MAP_STATE
 215         def_bool y
 216
 217 config NEED_SG_DMA_LENGTH
 218         def_bool y
 219
 220 config SMP
 221         def_bool y
 222
 223 config SWIOTLB
 224         def_bool y
 225
 226 config IOMMU_HELPER
 227         def_bool SWIOTLB
 228
 229 config KERNEL_MODE_NEON
 230         def_bool y
 231
 232 config FIX_EARLYCON_MEM
 233         def_bool y
 234
 235 config PGTABLE_LEVELS
 236         int
 237         default 2 if ARM64_16K_PAGES && ARM64_VA_BITS_36
 238         default 2 if ARM64_64K_PAGES && ARM64_VA_BITS_42
 239         default 3 if ARM64_64K_PAGES && ARM64_VA_BITS_48
 240         default 3 if ARM64_4K_PAGES && ARM64_VA_BITS_39
 241         default 3 if ARM64_16K_PAGES && ARM64_VA_BITS_47
 242         default 4 if !ARM64_64K_PAGES && ARM64_VA_BITS_48
 243
 244 config ARCH_SUPPORTS_UPROBES
 245         def_bool y
 246
 247 source "init/Kconfig"
 248
 249 source "kernel/Kconfig.freezer"
 250
 251 source "arch/arm64/Kconfig.platforms"
 252
 253 menu "Bus support"
 254
 255 config PCI
 256         bool "PCI support"
 257         help
 258           This feature enables support for PCI bus system. If you say Y
 259           here, the kernel will include drivers and infrastructure code
 260           to support PCI bus devices.
 261
 262 config PCI_DOMAINS
 263         def_bool PCI
 264
 265 config PCI_DOMAINS_GENERIC
 266         def_bool PCI
 267
 268 config PCI_SYSCALL
 269         def_bool PCI
 270
 271 source "drivers/pci/Kconfig"
 272
 273 endmenu
 274
 275 menu "Kernel Features"
 276
 277 menu "ARM errata workarounds via the alternatives framework"
 278
 279 config ARM64_ERRATUM_826319
 280         bool "Cortex-A53: 826319: System might deadlock if a write cannot complete until read data is accepted"
 281         default y
 282         help
 283           This option adds an alternative code sequence to work around ARM
 284           erratum 826319 on Cortex-A53 parts up to r0p2 with an AMBA 4 ACE or
 285           AXI master interface and an L2 cache.
 286
 287           If a Cortex-A53 uses an AMBA AXI4 ACE interface to other processors
 288           and is unable to accept a certain write via this interface, it will
 289           not progress on read data presented on the read data channel and the
 290           system can deadlock.
 291
 292           The workaround promotes data cache clean instructions to
 293           data cache clean-and-invalidate.
 294           Please note that this does not necessarily enable the workaround,
 295           as it depends on the alternative framework, which will only patch
 296           the kernel if an affected CPU is detected.
 297
 298           If unsure, say Y.
 299
 300 config ARM64_ERRATUM_827319
 301         bool "Cortex-A53: 827319: Data cache clean instructions might cause overlapping transactions to the interconnect"
 302         default y
 303         help
 304           This option adds an alternative code sequence to work around ARM
 305           erratum 827319 on Cortex-A53 parts up to r0p2 with an AMBA 5 CHI
 306           master interface and an L2 cache.
 307
 308           Under certain conditions this erratum can cause a clean line eviction
 309           to occur at the same time as another transaction to the same address
 310           on the AMBA 5 CHI interface, which can cause data corruption if the
 311           interconnect reorders the two transactions.
 312
 313           The workaround promotes data cache clean instructions to
 314           data cache clean-and-invalidate.
 315           Please note that this does not necessarily enable the workaround,
 316           as it depends on the alternative framework, which will only patch
 317           the kernel if an affected CPU is detected.
 318
 319           If unsure, say Y.
 320
 321 config ARM64_ERRATUM_824069
 322         bool "Cortex-A53: 824069: Cache line might not be marked as clean after a CleanShared snoop"
 323         default y
 324         help
 325           This option adds an alternative code sequence to work around ARM
 326           erratum 824069 on Cortex-A53 parts up to r0p2 when it is connected
 327           to a coherent interconnect.
 328
 329           If a Cortex-A53 processor is executing a store or prefetch for
 330           write instruction at the same time as a processor in another
 331           cluster is executing a cache maintenance operation to the same
 332           address, then this erratum might cause a clean cache line to be
 333           incorrectly marked as dirty.
 334
 335           The workaround promotes data cache clean instructions to
 336           data cache clean-and-invalidate.
 337           Please note that this option does not necessarily enable the
 338           workaround, as it depends on the alternative framework, which will
 339           only patch the kernel if an affected CPU is detected.
 340
 341           If unsure, say Y.
 342
 343 config ARM64_ERRATUM_819472
 344         bool "Cortex-A53: 819472: Store exclusive instructions might cause data corruption"
 345         default y
 346         help
 347           This option adds an alternative code sequence to work around ARM
 348           erratum 819472 on Cortex-A53 parts up to r0p1 with an L2 cache
 349           present when it is connected to a coherent interconnect.
 350
 351           If the processor is executing a load and store exclusive sequence at
 352           the same time as a processor in another cluster is executing a cache
 353           maintenance operation to the same address, then this erratum might
 354           cause data corruption.
 355
 356           The workaround promotes data cache clean instructions to
 357           data cache clean-and-invalidate.
 358           Please note that this does not necessarily enable the workaround,
 359           as it depends on the alternative framework, which will only patch
 360           the kernel if an affected CPU is detected.
 361
 362           If unsure, say Y.
 363
 364 config ARM64_ERRATUM_832075
 365         bool "Cortex-A57: 832075: possible deadlock on mixing exclusive memory accesses with device loads"
 366         default y
 367         help
 368           This option adds an alternative code sequence to work around ARM
 369           erratum 832075 on Cortex-A57 parts up to r1p2.
 370
 371           Affected Cortex-A57 parts might deadlock when exclusive load/store
 372           instructions to Write-Back memory are mixed with Device loads.
 373
 374           The workaround is to promote device loads to use Load-Acquire
 375           semantics.
 376           Please note that this does not necessarily enable the workaround,
 377           as it depends on the alternative framework, which will only patch
 378           the kernel if an affected CPU is detected.
 379
 380           If unsure, say Y.
 381
 382 config ARM64_ERRATUM_834220
 383         bool "Cortex-A57: 834220: Stage 2 translation fault might be incorrectly reported in presence of a Stage 1 fault"
 384         depends on KVM
 385         default y
 386         help
 387           This option adds an alternative code sequence to work around ARM
 388           erratum 834220 on Cortex-A57 parts up to r1p2.
 389
 390           Affected Cortex-A57 parts might report a Stage 2 translation
 391           fault as the result of a Stage 1 fault for load crossing a
 392           page boundary when there is a permission or device memory
 393           alignment fault at Stage 1 and a translation fault at Stage 2.
 394
 395           The workaround is to verify that the Stage 1 translation
 396           doesn't generate a fault before handling the Stage 2 fault.
 397           Please note that this does not necessarily enable the workaround,
 398           as it depends on the alternative framework, which will only patch
 399           the kernel if an affected CPU is detected.
 400
 401           If unsure, say Y.
 402
 403 config ARM64_ERRATUM_845719
 404         bool "Cortex-A53: 845719: a load might read incorrect data"
 405         depends on COMPAT
 406         default y
 407         help
 408           This option adds an alternative code sequence to work around ARM
 409           erratum 845719 on Cortex-A53 parts up to r0p4.
 410
 411           When running a compat (AArch32) userspace on an affected Cortex-A53
 412           part, a load at EL0 from a virtual address that matches the bottom 32
 413           bits of the virtual address used by a recent load at (AArch64) EL1
 414           might return incorrect data.
 415
 416           The workaround is to write the contextidr_el1 register on exception
 417           return to a 32-bit task.
 418           Please note that this does not necessarily enable the workaround,
 419           as it depends on the alternative framework, which will only patch
 420           the kernel if an affected CPU is detected.
 421
 422           If unsure, say Y.
 423
 424 config ARM64_ERRATUM_843419
 425         bool "Cortex-A53: 843419: A load or store might access an incorrect address"
 426         default y
 427         select ARM64_MODULE_CMODEL_LARGE if MODULES
 428         help
 429           This option links the kernel with '--fix-cortex-a53-843419' and
 430           builds modules using the large memory model in order to avoid the use
 431           of the ADRP instruction, which can cause a subsequent memory access
 432           to use an incorrect address on Cortex-A53 parts up to r0p4.
 433
 434           If unsure, say Y.
 435
 436 config CAVIUM_ERRATUM_22375
 437         bool "Cavium erratum 22375, 24313"
 438         default y
 439         help
 440           Enable workaround for erratum 22375, 24313.
 441
 442           This implements two gicv3-its errata workarounds for ThunderX. Both
 443           with small impact affecting only ITS table allocation.
 444
 445             erratum 22375: only alloc 8MB table size
 446             erratum 24313: ignore memory access type
 447
 448           The fixes are in ITS initialization and basically ignore memory access
 449           type and table size provided by the TYPER and BASER registers.
 450
 451           If unsure, say Y.
 452
 453 config CAVIUM_ERRATUM_23144
 454         bool "Cavium erratum 23144: ITS SYNC hang on dual socket system"
 455         depends on NUMA
 456         default y
 457         help
 458           ITS SYNC command hang for cross node io and collections/cpu mapping.
 459
 460           If unsure, say Y.
 461
 462 config CAVIUM_ERRATUM_23154
 463         bool "Cavium erratum 23154: Access to ICC_IAR1_EL1 is not sync'ed"
 464         default y
 465         help
 466           The gicv3 of ThunderX requires a modified version for
 467           reading the IAR status to ensure data synchronization
 468           (access to icc_iar1_el1 is not sync'ed before and after).
 469
 470           If unsure, say Y.
 471
 472 config CAVIUM_ERRATUM_27456
 473         bool "Cavium erratum 27456: Broadcast TLBI instructions may cause icache corruption"
 474         default y
 475         help
 476           On ThunderX T88 pass 1.x through 2.1 parts, broadcast TLBI
 477           instructions may cause the icache to become corrupted if it
 478           contains data for a non-current ASID.  The fix is to
 479           invalidate the icache when changing the mm context.
 480
 481           If unsure, say Y.
 482
 483 config QCOM_FALKOR_ERRATUM_1003
 484         bool "Falkor E1003: Incorrect translation due to ASID change"
 485         default y
 486         select ARM64_PAN if ARM64_SW_TTBR0_PAN
 487         help
 488           On Falkor v1, an incorrect ASID may be cached in the TLB when ASID
 489           and BADDR are changed together in TTBRx_EL1. The workaround for this
 490           issue is to use a reserved ASID in cpu_do_switch_mm() before
 491           switching to the new ASID. Saying Y here selects ARM64_PAN if
 492           ARM64_SW_TTBR0_PAN is selected. This is done because implementing and
 493           maintaining the E1003 workaround in the software PAN emulation code
 494           would be an unnecessary complication. The affected Falkor v1 CPU
 495           implements ARMv8.1 hardware PAN support and using hardware PAN
 496           support versus software PAN emulation is mutually exclusive at
 497           runtime.
 498
 499           If unsure, say Y.
 500
 501 config QCOM_FALKOR_ERRATUM_1009
 502         bool "Falkor E1009: Prematurely complete a DSB after a TLBI"
 503         default y
 504         help
 505           On Falkor v1, the CPU may prematurely complete a DSB following a
 506           TLBI xxIS invalidate maintenance operation. Repeat the TLBI operation
 507           one more time to fix the issue.
 508
 509           If unsure, say Y.
 510
 511 config QCOM_QDF2400_ERRATUM_0065
 512         bool "QDF2400 E0065: Incorrect GITS_TYPER.ITT_Entry_size"
 513         default y
 514         help
 515           On Qualcomm Datacenter Technologies QDF2400 SoC, ITS hardware reports
 516           ITE size incorrectly. The GITS_TYPER.ITT_Entry_size field should have
 517           been indicated as 16Bytes (0xf), not 8Bytes (0x7).
 518
 519           If unsure, say Y.
 520
 521 endmenu
 522
 523
 524 choice
 525         prompt "Page size"
 526         default ARM64_4K_PAGES
 527         help
 528           Page size (translation granule) configuration.
 529
 530 config ARM64_4K_PAGES
 531         bool "4KB"
 532         help
 533           This feature enables 4KB pages support.
 534
 535 config ARM64_16K_PAGES
 536         bool "16KB"
 537         help
 538           The system will use 16KB pages support. AArch32 emulation
 539           requires applications compiled with 16K (or a multiple of 16K)
 540           aligned segments.
 541
 542 config ARM64_64K_PAGES
 543         bool "64KB"
 544         help
 545           This feature enables 64KB pages support (4KB by default)
 546           allowing only two levels of page tables and faster TLB
 547           look-up. AArch32 emulation requires applications compiled
 548           with 64K aligned segments.
 549
 550 endchoice
 551
 552 choice
 553         prompt "Virtual address space size"
 554         default ARM64_VA_BITS_39 if ARM64_4K_PAGES
 555         default ARM64_VA_BITS_47 if ARM64_16K_PAGES
 556         default ARM64_VA_BITS_42 if ARM64_64K_PAGES
 557         help
 558           Allows choosing one of multiple possible virtual address
 559           space sizes. The level of translation table is determined by
 560           a combination of page size and virtual address space size.
 561
 562 config ARM64_VA_BITS_36
 563         bool "36-bit" if EXPERT
 564         depends on ARM64_16K_PAGES
 565
 566 config ARM64_VA_BITS_39
 567         bool "39-bit"
 568         depends on ARM64_4K_PAGES
 569
 570 config ARM64_VA_BITS_42
 571         bool "42-bit"
 572         depends on ARM64_64K_PAGES
 573
 574 config ARM64_VA_BITS_47
 575         bool "47-bit"
 576         depends on ARM64_16K_PAGES
 577
 578 config ARM64_VA_BITS_48
 579         bool "48-bit"
 580
 581 endchoice
 582
 583 config ARM64_VA_BITS
 584         int
 585         default 36 if ARM64_VA_BITS_36
 586         default 39 if ARM64_VA_BITS_39
 587         default 42 if ARM64_VA_BITS_42
 588         default 47 if ARM64_VA_BITS_47
 589         default 48 if ARM64_VA_BITS_48
 590
 591 config CPU_BIG_ENDIAN
 592        bool "Build big-endian kernel"
 593        help
 594          Say Y if you plan on running a kernel in big-endian mode.
 595
 596 config SCHED_MC
 597         bool "Multi-core scheduler support"
 598         help
 599           Multi-core scheduler support improves the CPU scheduler's decision
 600           making when dealing with multi-core CPU chips at a cost of slightly
 601           increased overhead in some places. If unsure say N here.
 602
 603 config SCHED_SMT
 604         bool "SMT scheduler support"
 605         help
 606           Improves the CPU scheduler's decision making when dealing with
 607           MultiThreading at a cost of slightly increased overhead in some
 608           places. If unsure say N here.
 609
 610 config NR_CPUS
 611         int "Maximum number of CPUs (2-4096)"
 612         range 2 4096
 613         # These have to remain sorted largest to smallest
 614         default "64"
 615
 616 config HOTPLUG_CPU
 617         bool "Support for hot-pluggable CPUs"
 618         select GENERIC_IRQ_MIGRATION
 619         help
 620           Say Y here to experiment with turning CPUs off and on.  CPUs
 621           can be controlled through /sys/devices/system/cpu.
 622
 623 # Common NUMA Features
 624 config NUMA
 625         bool "Numa Memory Allocation and Scheduler Support"
 626         select ACPI_NUMA if ACPI
 627         select OF_NUMA
 628         help
 629           Enable NUMA (Non Uniform Memory Access) support.
 630
 631           The kernel will try to allocate memory used by a CPU on the
 632           local memory of the CPU and add some more
 633           NUMA awareness to the kernel.
 634
 635 config NODES_SHIFT
 636         int "Maximum NUMA Nodes (as a power of 2)"
 637         range 1 10
 638         default "2"
 639         depends on NEED_MULTIPLE_NODES
 640         help
 641           Specify the maximum number of NUMA Nodes available on the target
 642           system.  Increases memory reserved to accommodate various tables.
 643
 644 config USE_PERCPU_NUMA_NODE_ID
 645         def_bool y
 646         depends on NUMA
 647
 648 config HAVE_SETUP_PER_CPU_AREA
 649         def_bool y
 650         depends on NUMA
 651
 652 config NEED_PER_CPU_EMBED_FIRST_CHUNK
 653         def_bool y
 654         depends on NUMA
 655
 656 config HOLES_IN_ZONE
 657         def_bool y
 658         depends on NUMA
 659
 660 source kernel/Kconfig.preempt
 661 source kernel/Kconfig.hz
 662
 663 config ARCH_SUPPORTS_DEBUG_PAGEALLOC
 664         def_bool y
 665
 666 config ARCH_HAS_HOLES_MEMORYMODEL
 667         def_bool y if SPARSEMEM
 668
 669 config ARCH_SPARSEMEM_ENABLE
 670         def_bool y
 671         select SPARSEMEM_VMEMMAP_ENABLE
 672
 673 config ARCH_SPARSEMEM_DEFAULT
 674         def_bool ARCH_SPARSEMEM_ENABLE
 675
 676 config ARCH_SELECT_MEMORY_MODEL
 677         def_bool ARCH_SPARSEMEM_ENABLE
 678
 679 config HAVE_ARCH_PFN_VALID
 680         def_bool ARCH_HAS_HOLES_MEMORYMODEL || !SPARSEMEM
 681
 682 config HW_PERF_EVENTS
 683         def_bool y
 684         depends on ARM_PMU
 685
 686 config SYS_SUPPORTS_HUGETLBFS
 687         def_bool y
 688
 689 config ARCH_WANT_HUGE_PMD_SHARE
 690         def_bool y if ARM64_4K_PAGES || (ARM64_16K_PAGES && !ARM64_VA_BITS_36)
 691
 692 config ARCH_HAS_CACHE_LINE_SIZE
 693         def_bool y
 694
 695 source "mm/Kconfig"
 696
 697 config SECCOMP
 698         bool "Enable seccomp to safely compute untrusted bytecode"
 699         ---help---
 700           This kernel feature is useful for number crunching applications
 701           that may need to compute untrusted bytecode during their
 702           execution. By using pipes or other transports made available to
 703           the process as file descriptors supporting the read/write
 704           syscalls, it's possible to isolate those applications in
 705           their own address space using seccomp. Once seccomp is
 706           enabled via prctl(PR_SET_SECCOMP), it cannot be disabled
 707           and the task is only allowed to execute a few safe syscalls
 708           defined by each seccomp mode.
 709
 710 config PARAVIRT
 711         bool "Enable paravirtualization code"
 712         help
 713           This changes the kernel so it can modify itself when it is run
 714           under a hypervisor, potentially improving performance significantly
 715           over full virtualization.
 716
 717 config PARAVIRT_TIME_ACCOUNTING
 718         bool "Paravirtual steal time accounting"
 719         select PARAVIRT
 720         default n
 721         help
 722           Select this option to enable fine granularity task steal time
 723           accounting. Time spent executing other tasks in parallel with
 724           the current vCPU is discounted from the vCPU power. To account for
 725           that, there can be a small performance impact.
 726
 727           If in doubt, say N here.
 728
 729 config KEXEC
 730         depends on PM_SLEEP_SMP
 731         select KEXEC_CORE
 732         bool "kexec system call"
 733         ---help---
 734           kexec is a system call that implements the ability to shutdown your
 735           current kernel, and to start another kernel.  It is like a reboot
 736           but it is independent of the system firmware.   And like a reboot
 737           you can start any kernel with it, not just Linux.
 738
 739 config XEN_DOM0
 740         def_bool y
 741         depends on XEN
 742
 743 config XEN
 744         bool "Xen guest support on ARM64"
 745         depends on ARM64 && OF
 746         select SWIOTLB_XEN
 747         select PARAVIRT
 748         help
 749           Say Y if you want to run Linux in a Virtual Machine on Xen on ARM64.
 750
 751 config FORCE_MAX_ZONEORDER
 752         int
 753         default "14" if (ARM64_64K_PAGES && TRANSPARENT_HUGEPAGE)
 754         default "12" if (ARM64_16K_PAGES && TRANSPARENT_HUGEPAGE)
 755         default "11"
 756         help
 757           The kernel memory allocator divides physically contiguous memory
 758           blocks into "zones", where each zone is a power of two number of
 759           pages.  This option selects the largest power of two that the kernel
 760           keeps in the memory allocator.  If you need to allocate very large
 761           blocks of physically contiguous memory, then you may need to
 762           increase this value.
 763
 764           This config option is actually maximum order plus one. For example,
 765           a value of 11 means that the largest free memory block is 2^10 pages.
 766
 767           We make sure that we can allocate upto a HugePage size for each configuration.
 768           Hence we have :
 769                 MAX_ORDER = (PMD_SHIFT - PAGE_SHIFT) + 1 => PAGE_SHIFT - 2
 770
 771           However for 4K, we choose a higher default value, 11 as opposed to 10, giving us
 772           4M allocations matching the default size used by generic code.
 773
 774 menuconfig ARMV8_DEPRECATED
 775         bool "Emulate deprecated/obsolete ARMv8 instructions"
 776         depends on COMPAT
 777         help
 778           Legacy software support may require certain instructions
 779           that have been deprecated or obsoleted in the architecture.
 780
 781           Enable this config to enable selective emulation of these
 782           features.
 783
 784           If unsure, say Y
 785
 786 if ARMV8_DEPRECATED
 787
 788 config SWP_EMULATION
 789         bool "Emulate SWP/SWPB instructions"
 790         help
 791           ARMv8 obsoletes the use of A32 SWP/SWPB instructions such that
 792           they are always undefined. Say Y here to enable software
 793           emulation of these instructions for userspace using LDXR/STXR.
 794
 795           In some older versions of glibc [<=2.8] SWP is used during futex
 796           trylock() operations with the assumption that the code will not
 797           be preempted. This invalid assumption may be more likely to fail
 798           with SWP emulation enabled, leading to deadlock of the user
 799           application.
 800
 801           NOTE: when accessing uncached shared regions, LDXR/STXR rely
 802           on an external transaction monitoring block called a global
 803           monitor to maintain update atomicity. If your system does not
 804           implement a global monitor, this option can cause programs that
 805           perform SWP operations to uncached memory to deadlock.
 806
 807           If unsure, say Y
 808
 809 config CP15_BARRIER_EMULATION
 810         bool "Emulate CP15 Barrier instructions"
 811         help
 812           The CP15 barrier instructions - CP15ISB, CP15DSB, and
 813           CP15DMB - are deprecated in ARMv8 (and ARMv7). It is
 814           strongly recommended to use the ISB, DSB, and DMB
 815           instructions instead.
 816
 817           Say Y here to enable software emulation of these
 818           instructions for AArch32 userspace code. When this option is
 819           enabled, CP15 barrier usage is traced which can help
 820           identify software that needs updating.
 821
 822           If unsure, say Y
 823
 824 config SETEND_EMULATION
 825         bool "Emulate SETEND instruction"
 826         help
 827           The SETEND instruction alters the data-endianness of the
 828           AArch32 EL0, and is deprecated in ARMv8.
 829
 830           Say Y here to enable software emulation of the instruction
 831           for AArch32 userspace code.
 832
 833           Note: All the cpus on the system must have mixed endian support at EL0
 834           for this feature to be enabled. If a new CPU - which doesn't support mixed
 835           endian - is hotplugged in after this feature has been enabled, there could
 836           be unexpected results in the applications.
 837
 838           If unsure, say Y
 839 endif
 840
 841 config ARM64_SW_TTBR0_PAN
 842         bool "Emulate Privileged Access Never using TTBR0_EL1 switching"
 843         help
 844           Enabling this option prevents the kernel from accessing
 845           user-space memory directly by pointing TTBR0_EL1 to a reserved
 846           zeroed area and reserved ASID. The user access routines
 847           restore the valid TTBR0_EL1 temporarily.
 848
 849 menu "ARMv8.1 architectural features"
 850
 851 config ARM64_HW_AFDBM
 852         bool "Support for hardware updates of the Access and Dirty page flags"
 853         default y
 854         help
 855           The ARMv8.1 architecture extensions introduce support for
 856           hardware updates of the access and dirty information in page
 857           table entries. When enabled in TCR_EL1 (HA and HD bits) on
 858           capable processors, accesses to pages with PTE_AF cleared will
 859           set this bit instead of raising an access flag fault.
 860           Similarly, writes to read-only pages with the DBM bit set will
 861           clear the read-only bit (AP[2]) instead of raising a
 862           permission fault.
 863
 864           Kernels built with this configuration option enabled continue
 865           to work on pre-ARMv8.1 hardware and the performance impact is
 866           minimal. If unsure, say Y.
 867
 868 config ARM64_PAN
 869         bool "Enable support for Privileged Access Never (PAN)"
 870         default y
 871         help
 872          Privileged Access Never (PAN; part of the ARMv8.1 Extensions)
 873          prevents the kernel or hypervisor from accessing user-space (EL0)
 874          memory directly.
 875
 876          Choosing this option will cause any unprotected (not using
 877          copy_to_user et al) memory access to fail with a permission fault.
 878
 879          The feature is detected at runtime, and will remain as a 'nop'
 880          instruction if the cpu does not implement the feature.
 881
 882 config ARM64_LSE_ATOMICS
 883         bool "Atomic instructions"
 884         help
 885           As part of the Large System Extensions, ARMv8.1 introduces new
 886           atomic instructions that are designed specifically to scale in
 887           very large systems.
 888
 889           Say Y here to make use of these instructions for the in-kernel
 890           atomic routines. This incurs a small overhead on CPUs that do
 891           not support these instructions and requires the kernel to be
 892           built with binutils >= 2.25.
 893
 894 config ARM64_VHE
 895         bool "Enable support for Virtualization Host Extensions (VHE)"
 896         default y
 897         help
 898           Virtualization Host Extensions (VHE) allow the kernel to run
 899           directly at EL2 (instead of EL1) on processors that support
 900           it. This leads to better performance for KVM, as they reduce
 901           the cost of the world switch.
 902
 903           Selecting this option allows the VHE feature to be detected
 904           at runtime, and does not affect processors that do not
 905           implement this feature.
 906
 907 endmenu
 908
 909 menu "ARMv8.2 architectural features"
 910
 911 config ARM64_UAO
 912         bool "Enable support for User Access Override (UAO)"
 913         default y
 914         help
 915           User Access Override (UAO; part of the ARMv8.2 Extensions)
 916           causes the 'unprivileged' variant of the load/store instructions to
 917           be overriden to be privileged.
 918
 919           This option changes get_user() and friends to use the 'unprivileged'
 920           variant of the load/store instructions. This ensures that user-space
 921           really did have access to the supplied memory. When addr_limit is
 922           set to kernel memory the UAO bit will be set, allowing privileged
 923           access to kernel memory.
 924
 925           Choosing this option will cause copy_to_user() et al to use user-space
 926           memory permissions.
 927
 928           The feature is detected at runtime, the kernel will use the
 929           regular load/store instructions if the cpu does not implement the
 930           feature.
 931
 932 endmenu
 933
 934 config ARM64_MODULE_CMODEL_LARGE
 935         bool
 936
 937 config ARM64_MODULE_PLTS
 938         bool
 939         select ARM64_MODULE_CMODEL_LARGE
 940         select HAVE_MOD_ARCH_SPECIFIC
 941
 942 config RELOCATABLE
 943         bool
 944         help
 945           This builds the kernel as a Position Independent Executable (PIE),
 946           which retains all relocation metadata required to relocate the
 947           kernel binary at runtime to a different virtual address than the
 948           address it was linked at.
 949           Since AArch64 uses the RELA relocation format, this requires a
 950           relocation pass at runtime even if the kernel is loaded at the
 951           same address it was linked at.
 952
 953 config RANDOMIZE_BASE
 954         bool "Randomize the address of the kernel image"
 955         select ARM64_MODULE_PLTS if MODULES
 956         select RELOCATABLE
 957         help
 958           Randomizes the virtual address at which the kernel image is
 959           loaded, as a security feature that deters exploit attempts
 960           relying on knowledge of the location of kernel internals.
 961
 962           It is the bootloader's job to provide entropy, by passing a
 963           random u64 value in /chosen/kaslr-seed at kernel entry.
 964
 965           When booting via the UEFI stub, it will invoke the firmware's
 966           EFI_RNG_PROTOCOL implementation (if available) to supply entropy
 967           to the kernel proper. In addition, it will randomise the physical
 968           location of the kernel Image as well.
 969
 970           If unsure, say N.
 971
 972 config RANDOMIZE_MODULE_REGION_FULL
 973         bool "Randomize the module region independently from the core kernel"
 974         depends on RANDOMIZE_BASE && !DYNAMIC_FTRACE
 975         default y
 976         help
 977           Randomizes the location of the module region without considering the
 978           location of the core kernel. This way, it is impossible for modules
 979           to leak information about the location of core kernel data structures
 980           but it does imply that function calls between modules and the core
 981           kernel will need to be resolved via veneers in the module PLT.
 982
 983           When this option is not set, the module region will be randomized over
 984           a limited range that contains the [_stext, _etext] interval of the
 985           core kernel, so branch relocations are always in range.
 986
 987 endmenu
 988
 989 menu "Boot options"
 990
 991 config ARM64_ACPI_PARKING_PROTOCOL
 992         bool "Enable support for the ARM64 ACPI parking protocol"
 993         depends on ACPI
 994         help
 995           Enable support for the ARM64 ACPI parking protocol. If disabled
 996           the kernel will not allow booting through the ARM64 ACPI parking
 997           protocol even if the corresponding data is present in the ACPI
 998           MADT table.
 999
1000 config CMDLINE
1001         string "Default kernel command string"
1002         default ""
1003         help
1004           Provide a set of default command-line options at build time by
1005           entering them here. As a minimum, you should specify the the
1006           root device (e.g. root=/dev/nfs).
1007
1008 config CMDLINE_FORCE
1009         bool "Always use the default kernel command string"
1010         help
1011           Always use the default kernel command string, even if the boot
1012           loader passes other arguments to the kernel.
1013           This is useful if you cannot or don't want to change the
1014           command-line options your boot loader passes to the kernel.
1015
1016 config EFI_STUB
1017         bool
1018
1019 config EFI
1020         bool "UEFI runtime support"
1021         depends on OF && !CPU_BIG_ENDIAN
1022         select LIBFDT
1023         select UCS2_STRING
1024         select EFI_PARAMS_FROM_FDT
1025         select EFI_RUNTIME_WRAPPERS
1026         select EFI_STUB
1027         select EFI_ARMSTUB
1028         default y
1029         help
1030           This option provides support for runtime services provided
1031           by UEFI firmware (such as non-volatile variables, realtime
1032           clock, and platform reset). A UEFI stub is also provided to
1033           allow the kernel to be booted as an EFI application. This
1034           is only useful on systems that have UEFI firmware.
1035
1036 config DMI
1037         bool "Enable support for SMBIOS (DMI) tables"
1038         depends on EFI
1039         default y
1040         help
1041           This enables SMBIOS/DMI feature for systems.
1042
1043           This option is only useful on systems that have UEFI firmware.
1044           However, even with this option, the resultant kernel should
1045           continue to boot on existing non-UEFI platforms.
1046
1047 endmenu
1048
1049 menu "Userspace binary formats"
1050
1051 source "fs/Kconfig.binfmt"
1052
1053 config COMPAT
1054         bool "Kernel support for 32-bit EL0"
1055         depends on ARM64_4K_PAGES || EXPERT
1056         select COMPAT_BINFMT_ELF if BINFMT_ELF
1057         select HAVE_UID16
1058         select OLD_SIGSUSPEND3
1059         select COMPAT_OLD_SIGACTION
1060         help
1061           This option enables support for a 32-bit EL0 running under a 64-bit
1062           kernel at EL1. AArch32-specific components such as system calls,
1063           the user helper functions, VFP support and the ptrace interface are
1064           handled appropriately by the kernel.
1065
1066           If you use a page size other than 4KB (i.e, 16KB or 64KB), please be aware
1067           that you will only be able to execute AArch32 binaries that were compiled
1068           with page size aligned segments.
1069
1070           If you want to execute 32-bit userspace applications, say Y.
1071
1072 config SYSVIPC_COMPAT
1073         def_bool y
1074         depends on COMPAT && SYSVIPC
1075
1076 config KEYS_COMPAT
1077         def_bool y
1078         depends on COMPAT && KEYS
1079
1080 endmenu
1081
1082 menu "Power management options"
1083
1084 source "kernel/power/Kconfig"
1085
1086 config ARCH_HIBERNATION_POSSIBLE
1087         def_bool y
1088         depends on CPU_PM
1089
1090 config ARCH_HIBERNATION_HEADER
1091         def_bool y
1092         depends on HIBERNATION
1093
1094 config ARCH_SUSPEND_POSSIBLE
1095         def_bool y
1096
1097 endmenu
1098
1099 menu "CPU Power Management"
1100
1101 source "drivers/cpuidle/Kconfig"
1102
1103 source "drivers/cpufreq/Kconfig"
1104
1105 endmenu
1106
1107 source "net/Kconfig"
1108
1109 source "drivers/Kconfig"
1110
1111 source "drivers/firmware/Kconfig"
1112
1113 source "drivers/acpi/Kconfig"
1114
1115 source "fs/Kconfig"
1116
1117 source "arch/arm64/kvm/Kconfig"
1118
1119 source "arch/arm64/Kconfig.debug"
1120
1121 source "security/Kconfig"
1122
1123 source "crypto/Kconfig"
1124 if CRYPTO
1125 source "arch/arm64/crypto/Kconfig"
1126 endif
1127
1128 source "lib/Kconfig"