lib/Target/Mips/MipsMSAInstrInfo.td

   1 //===- MipsMSAInstrInfo.td - MSA ASE instructions -*- tablegen ------------*-=//
   2 //
   3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
   4 // See https://llvm.org/LICENSE.txt for license information.
   5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
   6 //
   7 //===----------------------------------------------------------------------===//
   8 //
   9 // This file describes Mips MSA ASE instructions.
  10 //
  11 //===----------------------------------------------------------------------===//
  12
  13 def SDT_MipsVecCond : SDTypeProfile<1, 1, [SDTCisInt<0>, SDTCisVec<1>]>;
  14 def SDT_VSetCC : SDTypeProfile<1, 3, [SDTCisInt<0>,
  15                                       SDTCisInt<1>,
  16                                       SDTCisSameAs<1, 2>,
  17                                       SDTCisVT<3, OtherVT>]>;
  18 def SDT_VFSetCC : SDTypeProfile<1, 3, [SDTCisInt<0>,
  19                                        SDTCisFP<1>,
  20                                        SDTCisSameAs<1, 2>,
  21                                        SDTCisVT<3, OtherVT>]>;
  22 def SDT_VSHF : SDTypeProfile<1, 3, [SDTCisInt<0>, SDTCisVec<0>,
  23                                     SDTCisInt<1>, SDTCisVec<1>,
  24                                     SDTCisSameAs<0, 2>, SDTCisSameAs<2, 3>]>;
  25 def SDT_SHF : SDTypeProfile<1, 2, [SDTCisInt<0>, SDTCisVec<0>,
  26                                    SDTCisVT<1, i32>, SDTCisSameAs<0, 2>]>;
  27 def SDT_ILV : SDTypeProfile<1, 2, [SDTCisInt<0>, SDTCisVec<0>,
  28                                    SDTCisSameAs<0, 1>, SDTCisSameAs<1, 2>]>;
  29 def SDT_INSVE : SDTypeProfile<1, 4, [SDTCisVec<0>, SDTCisSameAs<0, 1>,
  30                                      SDTCisVT<2, i32>, SDTCisSameAs<0, 3>,
  31                                      SDTCisVT<4, i32>]>;
  32
  33 def MipsVAllNonZero : SDNode<"MipsISD::VALL_NONZERO", SDT_MipsVecCond>;
  34 def MipsVAnyNonZero : SDNode<"MipsISD::VANY_NONZERO", SDT_MipsVecCond>;
  35 def MipsVAllZero : SDNode<"MipsISD::VALL_ZERO", SDT_MipsVecCond>;
  36 def MipsVAnyZero : SDNode<"MipsISD::VANY_ZERO", SDT_MipsVecCond>;
  37 def MipsVNOR : SDNode<"MipsISD::VNOR", SDTIntBinOp,
  38                       [SDNPCommutative, SDNPAssociative]>;
  39 def MipsVSHF : SDNode<"MipsISD::VSHF", SDT_VSHF>;
  40 def MipsSHF : SDNode<"MipsISD::SHF", SDT_SHF>;
  41 def MipsILVEV : SDNode<"MipsISD::ILVEV", SDT_ILV>;
  42 def MipsILVOD : SDNode<"MipsISD::ILVOD", SDT_ILV>;
  43 def MipsILVL  : SDNode<"MipsISD::ILVL",  SDT_ILV>;
  44 def MipsILVR  : SDNode<"MipsISD::ILVR",  SDT_ILV>;
  45 def MipsPCKEV : SDNode<"MipsISD::PCKEV", SDT_ILV>;
  46 def MipsPCKOD : SDNode<"MipsISD::PCKOD", SDT_ILV>;
  47 def MipsINSVE : SDNode<"MipsISD::INSVE", SDT_INSVE>;
  48 def MipsFMS   : SDNode<"MipsISD::FMS", SDTFPTernaryOp>;
  49
  50 def vsetcc : SDNode<"ISD::SETCC", SDT_VSetCC>;
  51 def vfsetcc : SDNode<"ISD::SETCC", SDT_VFSetCC>;
  52
  53 def MipsVExtractSExt : SDNode<"MipsISD::VEXTRACT_SEXT_ELT",
  54     SDTypeProfile<1, 3, [SDTCisPtrTy<2>]>, []>;
  55 def MipsVExtractZExt : SDNode<"MipsISD::VEXTRACT_ZEXT_ELT",
  56     SDTypeProfile<1, 3, [SDTCisPtrTy<2>]>, []>;
  57
  58 def immZExt1Ptr : ImmLeaf<iPTR, [{return isUInt<1>(Imm);}]>;
  59 def immZExt2Ptr : ImmLeaf<iPTR, [{return isUInt<2>(Imm);}]>;
  60 def immZExt3Ptr : ImmLeaf<iPTR, [{return isUInt<3>(Imm);}]>;
  61 def immZExt4Ptr : ImmLeaf<iPTR, [{return isUInt<4>(Imm);}]>;
  62
  63 // Operands
  64
  65 def immZExt2Lsa : ImmLeaf<i32, [{return isUInt<2>(Imm - 1);}]>;
  66
  67 // Pattern fragments
  68 def vextract_sext_i8  : PatFrag<(ops node:$vec, node:$idx),
  69                                 (MipsVExtractSExt node:$vec, node:$idx, i8)>;
  70 def vextract_sext_i16 : PatFrag<(ops node:$vec, node:$idx),
  71                                 (MipsVExtractSExt node:$vec, node:$idx, i16)>;
  72 def vextract_sext_i32 : PatFrag<(ops node:$vec, node:$idx),
  73                                 (MipsVExtractSExt node:$vec, node:$idx, i32)>;
  74 def vextract_sext_i64 : PatFrag<(ops node:$vec, node:$idx),
  75                                 (MipsVExtractSExt node:$vec, node:$idx, i64)>;
  76
  77 def vextract_zext_i8  : PatFrag<(ops node:$vec, node:$idx),
  78                                 (MipsVExtractZExt node:$vec, node:$idx, i8)>;
  79 def vextract_zext_i16 : PatFrag<(ops node:$vec, node:$idx),
  80                                 (MipsVExtractZExt node:$vec, node:$idx, i16)>;
  81 def vextract_zext_i32 : PatFrag<(ops node:$vec, node:$idx),
  82                                 (MipsVExtractZExt node:$vec, node:$idx, i32)>;
  83 def vextract_zext_i64 : PatFrag<(ops node:$vec, node:$idx),
  84                                 (MipsVExtractZExt node:$vec, node:$idx, i64)>;
  85
  86 def vinsert_v16i8 : PatFrag<(ops node:$vec, node:$val, node:$idx),
  87     (v16i8 (vector_insert node:$vec, node:$val, node:$idx))>;
  88 def vinsert_v8i16 : PatFrag<(ops node:$vec, node:$val, node:$idx),
  89     (v8i16 (vector_insert node:$vec, node:$val, node:$idx))>;
  90 def vinsert_v4i32 : PatFrag<(ops node:$vec, node:$val, node:$idx),
  91     (v4i32 (vector_insert node:$vec, node:$val, node:$idx))>;
  92 def vinsert_v2i64 : PatFrag<(ops node:$vec, node:$val, node:$idx),
  93     (v2i64 (vector_insert node:$vec, node:$val, node:$idx))>;
  94
  95 def insve_v16i8 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
  96     (v16i8 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
  97 def insve_v8i16 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
  98     (v8i16 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
  99 def insve_v4i32 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 100     (v4i32 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 101 def insve_v2i64 : PatFrag<(ops node:$v1, node:$i1, node:$v2, node:$i2),
 102     (v2i64 (MipsINSVE node:$v1, node:$i1, node:$v2, node:$i2))>;
 103
 104 class vfsetcc_type<ValueType ResTy, ValueType OpTy, CondCode CC> :
 105   PatFrag<(ops node:$lhs, node:$rhs),
 106           (ResTy (vfsetcc (OpTy node:$lhs), (OpTy node:$rhs), CC))>;
 107
 108 // ISD::SETFALSE cannot occur
 109 def vfseteq_v4f32 : vfsetcc_type<v4i32, v4f32, SETEQ>;
 110 def vfseteq_v2f64 : vfsetcc_type<v2i64, v2f64, SETEQ>;
 111 def vfsetge_v4f32 : vfsetcc_type<v4i32, v4f32, SETGE>;
 112 def vfsetge_v2f64 : vfsetcc_type<v2i64, v2f64, SETGE>;
 113 def vfsetgt_v4f32 : vfsetcc_type<v4i32, v4f32, SETGT>;
 114 def vfsetgt_v2f64 : vfsetcc_type<v2i64, v2f64, SETGT>;
 115 def vfsetle_v4f32 : vfsetcc_type<v4i32, v4f32, SETLE>;
 116 def vfsetle_v2f64 : vfsetcc_type<v2i64, v2f64, SETLE>;
 117 def vfsetlt_v4f32 : vfsetcc_type<v4i32, v4f32, SETLT>;
 118 def vfsetlt_v2f64 : vfsetcc_type<v2i64, v2f64, SETLT>;
 119 def vfsetne_v4f32 : vfsetcc_type<v4i32, v4f32, SETNE>;
 120 def vfsetne_v2f64 : vfsetcc_type<v2i64, v2f64, SETNE>;
 121 def vfsetoeq_v4f32 : vfsetcc_type<v4i32, v4f32, SETOEQ>;
 122 def vfsetoeq_v2f64 : vfsetcc_type<v2i64, v2f64, SETOEQ>;
 123 def vfsetoge_v4f32 : vfsetcc_type<v4i32, v4f32, SETOGE>;
 124 def vfsetoge_v2f64 : vfsetcc_type<v2i64, v2f64, SETOGE>;
 125 def vfsetogt_v4f32 : vfsetcc_type<v4i32, v4f32, SETOGT>;
 126 def vfsetogt_v2f64 : vfsetcc_type<v2i64, v2f64, SETOGT>;
 127 def vfsetole_v4f32 : vfsetcc_type<v4i32, v4f32, SETOLE>;
 128 def vfsetole_v2f64 : vfsetcc_type<v2i64, v2f64, SETOLE>;
 129 def vfsetolt_v4f32 : vfsetcc_type<v4i32, v4f32, SETOLT>;
 130 def vfsetolt_v2f64 : vfsetcc_type<v2i64, v2f64, SETOLT>;
 131 def vfsetone_v4f32 : vfsetcc_type<v4i32, v4f32, SETONE>;
 132 def vfsetone_v2f64 : vfsetcc_type<v2i64, v2f64, SETONE>;
 133 def vfsetord_v4f32 : vfsetcc_type<v4i32, v4f32, SETO>;
 134 def vfsetord_v2f64 : vfsetcc_type<v2i64, v2f64, SETO>;
 135 def vfsetun_v4f32  : vfsetcc_type<v4i32, v4f32, SETUO>;
 136 def vfsetun_v2f64  : vfsetcc_type<v2i64, v2f64, SETUO>;
 137 def vfsetueq_v4f32 : vfsetcc_type<v4i32, v4f32, SETUEQ>;
 138 def vfsetueq_v2f64 : vfsetcc_type<v2i64, v2f64, SETUEQ>;
 139 def vfsetuge_v4f32 : vfsetcc_type<v4i32, v4f32, SETUGE>;
 140 def vfsetuge_v2f64 : vfsetcc_type<v2i64, v2f64, SETUGE>;
 141 def vfsetugt_v4f32 : vfsetcc_type<v4i32, v4f32, SETUGT>;
 142 def vfsetugt_v2f64 : vfsetcc_type<v2i64, v2f64, SETUGT>;
 143 def vfsetule_v4f32 : vfsetcc_type<v4i32, v4f32, SETULE>;
 144 def vfsetule_v2f64 : vfsetcc_type<v2i64, v2f64, SETULE>;
 145 def vfsetult_v4f32 : vfsetcc_type<v4i32, v4f32, SETULT>;
 146 def vfsetult_v2f64 : vfsetcc_type<v2i64, v2f64, SETULT>;
 147 def vfsetune_v4f32 : vfsetcc_type<v4i32, v4f32, SETUNE>;
 148 def vfsetune_v2f64 : vfsetcc_type<v2i64, v2f64, SETUNE>;
 149 // ISD::SETTRUE cannot occur
 150 // ISD::SETFALSE2 cannot occur
 151 // ISD::SETTRUE2 cannot occur
 152
 153 class vsetcc_type<ValueType ResTy, CondCode CC> :
 154   PatFrag<(ops node:$lhs, node:$rhs),
 155           (ResTy (vsetcc node:$lhs, node:$rhs, CC))>;
 156
 157 def vseteq_v16i8  : vsetcc_type<v16i8, SETEQ>;
 158 def vseteq_v8i16  : vsetcc_type<v8i16, SETEQ>;
 159 def vseteq_v4i32  : vsetcc_type<v4i32, SETEQ>;
 160 def vseteq_v2i64  : vsetcc_type<v2i64, SETEQ>;
 161 def vsetle_v16i8  : vsetcc_type<v16i8, SETLE>;
 162 def vsetle_v8i16  : vsetcc_type<v8i16, SETLE>;
 163 def vsetle_v4i32  : vsetcc_type<v4i32, SETLE>;
 164 def vsetle_v2i64  : vsetcc_type<v2i64, SETLE>;
 165 def vsetlt_v16i8  : vsetcc_type<v16i8, SETLT>;
 166 def vsetlt_v8i16  : vsetcc_type<v8i16, SETLT>;
 167 def vsetlt_v4i32  : vsetcc_type<v4i32, SETLT>;
 168 def vsetlt_v2i64  : vsetcc_type<v2i64, SETLT>;
 169 def vsetule_v16i8 : vsetcc_type<v16i8, SETULE>;
 170 def vsetule_v8i16 : vsetcc_type<v8i16, SETULE>;
 171 def vsetule_v4i32 : vsetcc_type<v4i32, SETULE>;
 172 def vsetule_v2i64 : vsetcc_type<v2i64, SETULE>;
 173 def vsetult_v16i8 : vsetcc_type<v16i8, SETULT>;
 174 def vsetult_v8i16 : vsetcc_type<v8i16, SETULT>;
 175 def vsetult_v4i32 : vsetcc_type<v4i32, SETULT>;
 176 def vsetult_v2i64 : vsetcc_type<v2i64, SETULT>;
 177
 178 def vsplati8  : PatFrag<(ops node:$e0),
 179                         (v16i8 (build_vector node:$e0, node:$e0,
 180                                              node:$e0, node:$e0,
 181                                              node:$e0, node:$e0,
 182                                              node:$e0, node:$e0,
 183                                              node:$e0, node:$e0,
 184                                              node:$e0, node:$e0,
 185                                              node:$e0, node:$e0,
 186                                              node:$e0, node:$e0))>;
 187 def vsplati16 : PatFrag<(ops node:$e0),
 188                         (v8i16 (build_vector node:$e0, node:$e0,
 189                                              node:$e0, node:$e0,
 190                                              node:$e0, node:$e0,
 191                                              node:$e0, node:$e0))>;
 192 def vsplati32 : PatFrag<(ops node:$e0),
 193                         (v4i32 (build_vector node:$e0, node:$e0,
 194                                              node:$e0, node:$e0))>;
 195
 196 def vsplati64_imm_eq_1 : PatLeaf<(bitconvert (v4i32 (build_vector))), [{
 197   APInt Imm;
 198   SDNode *BV = N->getOperand(0).getNode();
 199   EVT EltTy = N->getValueType(0).getVectorElementType();
 200
 201   return selectVSplat(BV, Imm, EltTy.getSizeInBits()) &&
 202          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 1;
 203 }]>;
 204
 205 def vsplati64 : PatFrag<(ops node:$e0),
 206                         (v2i64 (build_vector node:$e0, node:$e0))>;
 207
 208 def vsplati64_splat_d : PatFrag<(ops node:$e0),
 209                                 (v2i64 (bitconvert
 210                                          (v4i32 (and
 211                                            (v4i32 (build_vector node:$e0,
 212                                                                 node:$e0,
 213                                                                 node:$e0,
 214                                                                 node:$e0)),
 215                                            vsplati64_imm_eq_1))))>;
 216
 217 def vsplatf32 : PatFrag<(ops node:$e0),
 218                         (v4f32 (build_vector node:$e0, node:$e0,
 219                                              node:$e0, node:$e0))>;
 220 def vsplatf64 : PatFrag<(ops node:$e0),
 221                         (v2f64 (build_vector node:$e0, node:$e0))>;
 222
 223 def vsplati8_elt  : PatFrag<(ops node:$v, node:$i),
 224                             (MipsVSHF (vsplati8 node:$i), node:$v, node:$v)>;
 225 def vsplati16_elt : PatFrag<(ops node:$v, node:$i),
 226                             (MipsVSHF (vsplati16 node:$i), node:$v, node:$v)>;
 227 def vsplati32_elt : PatFrag<(ops node:$v, node:$i),
 228                             (MipsVSHF (vsplati32 node:$i), node:$v, node:$v)>;
 229 def vsplati64_elt : PatFrag<(ops node:$v, node:$i),
 230                             (MipsVSHF (vsplati64_splat_d node:$i),
 231                                       node:$v, node:$v)>;
 232
 233 class SplatPatLeaf<Operand opclass, dag frag, code pred = [{}],
 234                    SDNodeXForm xform = NOOP_SDNodeXForm>
 235   : PatLeaf<frag, pred, xform> {
 236   Operand OpClass = opclass;
 237 }
 238
 239 class SplatComplexPattern<Operand opclass, ValueType ty, int numops, string fn,
 240                           list<SDNode> roots = [],
 241                           list<SDNodeProperty> props = []> :
 242   ComplexPattern<ty, numops, fn, roots, props> {
 243   Operand OpClass = opclass;
 244 }
 245
 246 def vsplati8_uimm3 : SplatComplexPattern<vsplat_uimm3, v16i8, 1,
 247                                          "selectVSplatUimm3",
 248                                          [build_vector, bitconvert]>;
 249
 250 def vsplati8_uimm4 : SplatComplexPattern<vsplat_uimm4, v16i8, 1,
 251                                          "selectVSplatUimm4",
 252                                          [build_vector, bitconvert]>;
 253
 254 def vsplati8_uimm5 : SplatComplexPattern<vsplat_uimm5, v16i8, 1,
 255                                          "selectVSplatUimm5",
 256                                          [build_vector, bitconvert]>;
 257
 258 def vsplati8_uimm8 : SplatComplexPattern<vsplat_uimm8, v16i8, 1,
 259                                          "selectVSplatUimm8",
 260                                          [build_vector, bitconvert]>;
 261
 262 def vsplati8_simm5 : SplatComplexPattern<vsplat_simm5, v16i8, 1,
 263                                          "selectVSplatSimm5",
 264                                          [build_vector, bitconvert]>;
 265
 266 def vsplati16_uimm3 : SplatComplexPattern<vsplat_uimm3, v8i16, 1,
 267                                           "selectVSplatUimm3",
 268                                           [build_vector, bitconvert]>;
 269
 270 def vsplati16_uimm4 : SplatComplexPattern<vsplat_uimm4, v8i16, 1,
 271                                           "selectVSplatUimm4",
 272                                           [build_vector, bitconvert]>;
 273
 274 def vsplati16_uimm5 : SplatComplexPattern<vsplat_uimm5, v8i16, 1,
 275                                           "selectVSplatUimm5",
 276                                           [build_vector, bitconvert]>;
 277
 278 def vsplati16_simm5 : SplatComplexPattern<vsplat_simm5, v8i16, 1,
 279                                           "selectVSplatSimm5",
 280                                           [build_vector, bitconvert]>;
 281
 282 def vsplati32_uimm2 : SplatComplexPattern<vsplat_uimm2, v4i32, 1,
 283                                           "selectVSplatUimm2",
 284                                           [build_vector, bitconvert]>;
 285
 286 def vsplati32_uimm5 : SplatComplexPattern<vsplat_uimm5, v4i32, 1,
 287                                           "selectVSplatUimm5",
 288                                           [build_vector, bitconvert]>;
 289
 290 def vsplati32_simm5 : SplatComplexPattern<vsplat_simm5, v4i32, 1,
 291                                           "selectVSplatSimm5",
 292                                           [build_vector, bitconvert]>;
 293
 294 def vsplati64_uimm1 : SplatComplexPattern<vsplat_uimm1, v2i64, 1,
 295                                           "selectVSplatUimm1",
 296                                           [build_vector, bitconvert]>;
 297
 298 def vsplati64_uimm5 : SplatComplexPattern<vsplat_uimm5, v2i64, 1,
 299                                           "selectVSplatUimm5",
 300                                           [build_vector, bitconvert]>;
 301
 302 def vsplati64_uimm6 : SplatComplexPattern<vsplat_uimm6, v2i64, 1,
 303                                           "selectVSplatUimm6",
 304                                           [build_vector, bitconvert]>;
 305
 306 def vsplati64_simm5 : SplatComplexPattern<vsplat_simm5, v2i64, 1,
 307                                           "selectVSplatSimm5",
 308                                           [build_vector, bitconvert]>;
 309
 310 // Any build_vector that is a constant splat with a value that is an exact
 311 // power of 2
 312 def vsplat_uimm_pow2 : ComplexPattern<vAny, 1, "selectVSplatUimmPow2",
 313                                       [build_vector, bitconvert]>;
 314
 315 // Any build_vector that is a constant splat with a value that is the bitwise
 316 // inverse of an exact power of 2
 317 def vsplat_uimm_inv_pow2 : ComplexPattern<vAny, 1, "selectVSplatUimmInvPow2",
 318                                           [build_vector, bitconvert]>;
 319
 320 // Any build_vector that is a constant splat with only a consecutive sequence
 321 // of left-most bits set.
 322 def vsplat_maskl_bits_uimm3
 323     : SplatComplexPattern<vsplat_uimm3, vAny, 1, "selectVSplatMaskL",
 324                           [build_vector, bitconvert]>;
 325 def vsplat_maskl_bits_uimm4
 326     : SplatComplexPattern<vsplat_uimm4, vAny, 1, "selectVSplatMaskL",
 327                           [build_vector, bitconvert]>;
 328 def vsplat_maskl_bits_uimm5
 329     : SplatComplexPattern<vsplat_uimm5, vAny, 1, "selectVSplatMaskL",
 330                           [build_vector, bitconvert]>;
 331 def vsplat_maskl_bits_uimm6
 332     : SplatComplexPattern<vsplat_uimm6, vAny, 1, "selectVSplatMaskL",
 333                           [build_vector, bitconvert]>;
 334
 335 // Any build_vector that is a constant splat with only a consecutive sequence
 336 // of right-most bits set.
 337 def vsplat_maskr_bits_uimm3
 338     : SplatComplexPattern<vsplat_uimm3, vAny, 1, "selectVSplatMaskR",
 339                           [build_vector, bitconvert]>;
 340 def vsplat_maskr_bits_uimm4
 341     : SplatComplexPattern<vsplat_uimm4, vAny, 1, "selectVSplatMaskR",
 342                           [build_vector, bitconvert]>;
 343 def vsplat_maskr_bits_uimm5
 344     : SplatComplexPattern<vsplat_uimm5, vAny, 1, "selectVSplatMaskR",
 345                           [build_vector, bitconvert]>;
 346 def vsplat_maskr_bits_uimm6
 347     : SplatComplexPattern<vsplat_uimm6, vAny, 1, "selectVSplatMaskR",
 348                           [build_vector, bitconvert]>;
 349
 350 // Any build_vector that is a constant splat with a value that equals 1
 351 // FIXME: These should be a ComplexPattern but we can't use them because the
 352 //        ISel generator requires the uses to have a name, but providing a name
 353 //        causes other errors ("used in pattern but not operand list")
 354 def vsplat_imm_eq_1 : PatLeaf<(build_vector), [{
 355   APInt Imm;
 356   EVT EltTy = N->getValueType(0).getVectorElementType();
 357
 358   return selectVSplat(N, Imm, EltTy.getSizeInBits()) &&
 359          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 1;
 360 }]>;
 361
 362 def vbclr_b : PatFrag<(ops node:$ws, node:$wt),
 363                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 364                                           immAllOnesV))>;
 365 def vbclr_h : PatFrag<(ops node:$ws, node:$wt),
 366                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 367                                           immAllOnesV))>;
 368 def vbclr_w : PatFrag<(ops node:$ws, node:$wt),
 369                       (and node:$ws, (xor (shl vsplat_imm_eq_1, node:$wt),
 370                                           immAllOnesV))>;
 371 def vbclr_d : PatFrag<(ops node:$ws, node:$wt),
 372                       (and node:$ws, (xor (shl (v2i64 vsplati64_imm_eq_1),
 373                                                node:$wt),
 374                                           (bitconvert (v4i32 immAllOnesV))))>;
 375
 376 def vbneg_b : PatFrag<(ops node:$ws, node:$wt),
 377                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 378 def vbneg_h : PatFrag<(ops node:$ws, node:$wt),
 379                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 380 def vbneg_w : PatFrag<(ops node:$ws, node:$wt),
 381                       (xor node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 382 def vbneg_d : PatFrag<(ops node:$ws, node:$wt),
 383                       (xor node:$ws, (shl (v2i64 vsplati64_imm_eq_1),
 384                                           node:$wt))>;
 385
 386 def vbset_b : PatFrag<(ops node:$ws, node:$wt),
 387                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 388 def vbset_h : PatFrag<(ops node:$ws, node:$wt),
 389                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 390 def vbset_w : PatFrag<(ops node:$ws, node:$wt),
 391                       (or node:$ws, (shl vsplat_imm_eq_1, node:$wt))>;
 392 def vbset_d : PatFrag<(ops node:$ws, node:$wt),
 393                       (or node:$ws, (shl (v2i64 vsplati64_imm_eq_1),
 394                                          node:$wt))>;
 395
 396 def muladd : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 397                      (add node:$wd, (mul node:$ws, node:$wt))>;
 398
 399 def mulsub : PatFrag<(ops node:$wd, node:$ws, node:$wt),
 400                      (sub node:$wd, (mul node:$ws, node:$wt))>;
 401
 402 def mul_fexp2 : PatFrag<(ops node:$ws, node:$wt),
 403                         (fmul node:$ws, (fexp2 node:$wt))>;
 404
 405 // Instruction encoding.
 406 class ADD_A_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010000>;
 407 class ADD_A_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010000>;
 408 class ADD_A_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010000>;
 409 class ADD_A_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010000>;
 410
 411 class ADDS_A_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010000>;
 412 class ADDS_A_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010000>;
 413 class ADDS_A_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010000>;
 414 class ADDS_A_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010000>;
 415
 416 class ADDS_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010000>;
 417 class ADDS_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010000>;
 418 class ADDS_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010000>;
 419 class ADDS_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010000>;
 420
 421 class ADDS_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010000>;
 422 class ADDS_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010000>;
 423 class ADDS_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010000>;
 424 class ADDS_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010000>;
 425
 426 class ADDV_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001110>;
 427 class ADDV_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001110>;
 428 class ADDV_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001110>;
 429 class ADDV_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001110>;
 430
 431 class ADDVI_B_ENC : MSA_I5_FMT<0b000, 0b00, 0b000110>;
 432 class ADDVI_H_ENC : MSA_I5_FMT<0b000, 0b01, 0b000110>;
 433 class ADDVI_W_ENC : MSA_I5_FMT<0b000, 0b10, 0b000110>;
 434 class ADDVI_D_ENC : MSA_I5_FMT<0b000, 0b11, 0b000110>;
 435
 436 class AND_V_ENC : MSA_VEC_FMT<0b00000, 0b011110>;
 437
 438 class ANDI_B_ENC : MSA_I8_FMT<0b00, 0b000000>;
 439
 440 class ASUB_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010001>;
 441 class ASUB_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010001>;
 442 class ASUB_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010001>;
 443 class ASUB_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010001>;
 444
 445 class ASUB_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010001>;
 446 class ASUB_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010001>;
 447 class ASUB_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010001>;
 448 class ASUB_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010001>;
 449
 450 class AVE_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010000>;
 451 class AVE_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010000>;
 452 class AVE_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010000>;
 453 class AVE_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010000>;
 454
 455 class AVE_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010000>;
 456 class AVE_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010000>;
 457 class AVE_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010000>;
 458 class AVE_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010000>;
 459
 460 class AVER_S_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010000>;
 461 class AVER_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010000>;
 462 class AVER_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010000>;
 463 class AVER_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010000>;
 464
 465 class AVER_U_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010000>;
 466 class AVER_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010000>;
 467 class AVER_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010000>;
 468 class AVER_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010000>;
 469
 470 class BCLR_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001101>;
 471 class BCLR_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001101>;
 472 class BCLR_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001101>;
 473 class BCLR_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001101>;
 474
 475 class BCLRI_B_ENC : MSA_BIT_B_FMT<0b011, 0b001001>;
 476 class BCLRI_H_ENC : MSA_BIT_H_FMT<0b011, 0b001001>;
 477 class BCLRI_W_ENC : MSA_BIT_W_FMT<0b011, 0b001001>;
 478 class BCLRI_D_ENC : MSA_BIT_D_FMT<0b011, 0b001001>;
 479
 480 class BINSL_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b001101>;
 481 class BINSL_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b001101>;
 482 class BINSL_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b001101>;
 483 class BINSL_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b001101>;
 484
 485 class BINSLI_B_ENC : MSA_BIT_B_FMT<0b110, 0b001001>;
 486 class BINSLI_H_ENC : MSA_BIT_H_FMT<0b110, 0b001001>;
 487 class BINSLI_W_ENC : MSA_BIT_W_FMT<0b110, 0b001001>;
 488 class BINSLI_D_ENC : MSA_BIT_D_FMT<0b110, 0b001001>;
 489
 490 class BINSR_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b001101>;
 491 class BINSR_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b001101>;
 492 class BINSR_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b001101>;
 493 class BINSR_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b001101>;
 494
 495 class BINSRI_B_ENC : MSA_BIT_B_FMT<0b111, 0b001001>;
 496 class BINSRI_H_ENC : MSA_BIT_H_FMT<0b111, 0b001001>;
 497 class BINSRI_W_ENC : MSA_BIT_W_FMT<0b111, 0b001001>;
 498 class BINSRI_D_ENC : MSA_BIT_D_FMT<0b111, 0b001001>;
 499
 500 class BMNZ_V_ENC : MSA_VEC_FMT<0b00100, 0b011110>;
 501
 502 class BMNZI_B_ENC : MSA_I8_FMT<0b00, 0b000001>;
 503
 504 class BMZ_V_ENC : MSA_VEC_FMT<0b00101, 0b011110>;
 505
 506 class BMZI_B_ENC : MSA_I8_FMT<0b01, 0b000001>;
 507
 508 class BNEG_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001101>;
 509 class BNEG_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001101>;
 510 class BNEG_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001101>;
 511 class BNEG_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001101>;
 512
 513 class BNEGI_B_ENC : MSA_BIT_B_FMT<0b101, 0b001001>;
 514 class BNEGI_H_ENC : MSA_BIT_H_FMT<0b101, 0b001001>;
 515 class BNEGI_W_ENC : MSA_BIT_W_FMT<0b101, 0b001001>;
 516 class BNEGI_D_ENC : MSA_BIT_D_FMT<0b101, 0b001001>;
 517
 518 class BNZ_B_ENC : MSA_CBRANCH_FMT<0b111, 0b00>;
 519 class BNZ_H_ENC : MSA_CBRANCH_FMT<0b111, 0b01>;
 520 class BNZ_W_ENC : MSA_CBRANCH_FMT<0b111, 0b10>;
 521 class BNZ_D_ENC : MSA_CBRANCH_FMT<0b111, 0b11>;
 522
 523 class BNZ_V_ENC : MSA_CBRANCH_V_FMT<0b01111>;
 524
 525 class BSEL_V_ENC : MSA_VEC_FMT<0b00110, 0b011110>;
 526
 527 class BSELI_B_ENC : MSA_I8_FMT<0b10, 0b000001>;
 528
 529 class BSET_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001101>;
 530 class BSET_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001101>;
 531 class BSET_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001101>;
 532 class BSET_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001101>;
 533
 534 class BSETI_B_ENC : MSA_BIT_B_FMT<0b100, 0b001001>;
 535 class BSETI_H_ENC : MSA_BIT_H_FMT<0b100, 0b001001>;
 536 class BSETI_W_ENC : MSA_BIT_W_FMT<0b100, 0b001001>;
 537 class BSETI_D_ENC : MSA_BIT_D_FMT<0b100, 0b001001>;
 538
 539 class BZ_B_ENC : MSA_CBRANCH_FMT<0b110, 0b00>;
 540 class BZ_H_ENC : MSA_CBRANCH_FMT<0b110, 0b01>;
 541 class BZ_W_ENC : MSA_CBRANCH_FMT<0b110, 0b10>;
 542 class BZ_D_ENC : MSA_CBRANCH_FMT<0b110, 0b11>;
 543
 544 class BZ_V_ENC : MSA_CBRANCH_V_FMT<0b01011>;
 545
 546 class CEQ_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001111>;
 547 class CEQ_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001111>;
 548 class CEQ_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001111>;
 549 class CEQ_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001111>;
 550
 551 class CEQI_B_ENC : MSA_I5_FMT<0b000, 0b00, 0b000111>;
 552 class CEQI_H_ENC : MSA_I5_FMT<0b000, 0b01, 0b000111>;
 553 class CEQI_W_ENC : MSA_I5_FMT<0b000, 0b10, 0b000111>;
 554 class CEQI_D_ENC : MSA_I5_FMT<0b000, 0b11, 0b000111>;
 555
 556 class CFCMSA_ENC : MSA_ELM_CFCMSA_FMT<0b0001111110, 0b011001>;
 557
 558 class CLE_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001111>;
 559 class CLE_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001111>;
 560 class CLE_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001111>;
 561 class CLE_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001111>;
 562
 563 class CLE_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001111>;
 564 class CLE_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001111>;
 565 class CLE_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001111>;
 566 class CLE_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001111>;
 567
 568 class CLEI_S_B_ENC : MSA_I5_FMT<0b100, 0b00, 0b000111>;
 569 class CLEI_S_H_ENC : MSA_I5_FMT<0b100, 0b01, 0b000111>;
 570 class CLEI_S_W_ENC : MSA_I5_FMT<0b100, 0b10, 0b000111>;
 571 class CLEI_S_D_ENC : MSA_I5_FMT<0b100, 0b11, 0b000111>;
 572
 573 class CLEI_U_B_ENC : MSA_I5_FMT<0b101, 0b00, 0b000111>;
 574 class CLEI_U_H_ENC : MSA_I5_FMT<0b101, 0b01, 0b000111>;
 575 class CLEI_U_W_ENC : MSA_I5_FMT<0b101, 0b10, 0b000111>;
 576 class CLEI_U_D_ENC : MSA_I5_FMT<0b101, 0b11, 0b000111>;
 577
 578 class CLT_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001111>;
 579 class CLT_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001111>;
 580 class CLT_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001111>;
 581 class CLT_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001111>;
 582
 583 class CLT_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001111>;
 584 class CLT_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001111>;
 585 class CLT_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001111>;
 586 class CLT_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001111>;
 587
 588 class CLTI_S_B_ENC : MSA_I5_FMT<0b010, 0b00, 0b000111>;
 589 class CLTI_S_H_ENC : MSA_I5_FMT<0b010, 0b01, 0b000111>;
 590 class CLTI_S_W_ENC : MSA_I5_FMT<0b010, 0b10, 0b000111>;
 591 class CLTI_S_D_ENC : MSA_I5_FMT<0b010, 0b11, 0b000111>;
 592
 593 class CLTI_U_B_ENC : MSA_I5_FMT<0b011, 0b00, 0b000111>;
 594 class CLTI_U_H_ENC : MSA_I5_FMT<0b011, 0b01, 0b000111>;
 595 class CLTI_U_W_ENC : MSA_I5_FMT<0b011, 0b10, 0b000111>;
 596 class CLTI_U_D_ENC : MSA_I5_FMT<0b011, 0b11, 0b000111>;
 597
 598 class COPY_S_B_ENC : MSA_ELM_COPY_B_FMT<0b0010, 0b011001>;
 599 class COPY_S_H_ENC : MSA_ELM_COPY_H_FMT<0b0010, 0b011001>;
 600 class COPY_S_W_ENC : MSA_ELM_COPY_W_FMT<0b0010, 0b011001>;
 601 class COPY_S_D_ENC : MSA_ELM_COPY_D_FMT<0b0010, 0b011001>;
 602
 603 class COPY_U_B_ENC : MSA_ELM_COPY_B_FMT<0b0011, 0b011001>;
 604 class COPY_U_H_ENC : MSA_ELM_COPY_H_FMT<0b0011, 0b011001>;
 605 class COPY_U_W_ENC : MSA_ELM_COPY_W_FMT<0b0011, 0b011001>;
 606
 607 class CTCMSA_ENC : MSA_ELM_CTCMSA_FMT<0b0000111110, 0b011001>;
 608
 609 class DIV_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010010>;
 610 class DIV_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010010>;
 611 class DIV_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010010>;
 612 class DIV_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010010>;
 613
 614 class DIV_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010010>;
 615 class DIV_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010010>;
 616 class DIV_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010010>;
 617 class DIV_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010010>;
 618
 619 class DOTP_S_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010011>;
 620 class DOTP_S_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010011>;
 621 class DOTP_S_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010011>;
 622
 623 class DOTP_U_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010011>;
 624 class DOTP_U_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010011>;
 625 class DOTP_U_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010011>;
 626
 627 class DPADD_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010011>;
 628 class DPADD_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010011>;
 629 class DPADD_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010011>;
 630
 631 class DPADD_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010011>;
 632 class DPADD_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010011>;
 633 class DPADD_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010011>;
 634
 635 class DPSUB_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010011>;
 636 class DPSUB_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010011>;
 637 class DPSUB_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010011>;
 638
 639 class DPSUB_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010011>;
 640 class DPSUB_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010011>;
 641 class DPSUB_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010011>;
 642
 643 class FADD_W_ENC : MSA_3RF_FMT<0b0000, 0b0, 0b011011>;
 644 class FADD_D_ENC : MSA_3RF_FMT<0b0000, 0b1, 0b011011>;
 645
 646 class FCAF_W_ENC : MSA_3RF_FMT<0b0000, 0b0, 0b011010>;
 647 class FCAF_D_ENC : MSA_3RF_FMT<0b0000, 0b1, 0b011010>;
 648
 649 class FCEQ_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011010>;
 650 class FCEQ_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011010>;
 651
 652 class FCLASS_W_ENC : MSA_2RF_FMT<0b110010000, 0b0, 0b011110>;
 653 class FCLASS_D_ENC : MSA_2RF_FMT<0b110010000, 0b1, 0b011110>;
 654
 655 class FCLE_W_ENC : MSA_3RF_FMT<0b0110, 0b0, 0b011010>;
 656 class FCLE_D_ENC : MSA_3RF_FMT<0b0110, 0b1, 0b011010>;
 657
 658 class FCLT_W_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011010>;
 659 class FCLT_D_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011010>;
 660
 661 class FCNE_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011100>;
 662 class FCNE_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011100>;
 663
 664 class FCOR_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011100>;
 665 class FCOR_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011100>;
 666
 667 class FCUEQ_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011010>;
 668 class FCUEQ_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011010>;
 669
 670 class FCULE_W_ENC : MSA_3RF_FMT<0b0111, 0b0, 0b011010>;
 671 class FCULE_D_ENC : MSA_3RF_FMT<0b0111, 0b1, 0b011010>;
 672
 673 class FCULT_W_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011010>;
 674 class FCULT_D_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011010>;
 675
 676 class FCUN_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011010>;
 677 class FCUN_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011010>;
 678
 679 class FCUNE_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011100>;
 680 class FCUNE_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011100>;
 681
 682 class FDIV_W_ENC : MSA_3RF_FMT<0b0011, 0b0, 0b011011>;
 683 class FDIV_D_ENC : MSA_3RF_FMT<0b0011, 0b1, 0b011011>;
 684
 685 class FEXDO_H_ENC : MSA_3RF_FMT<0b1000, 0b0, 0b011011>;
 686 class FEXDO_W_ENC : MSA_3RF_FMT<0b1000, 0b1, 0b011011>;
 687
 688 class FEXP2_W_ENC : MSA_3RF_FMT<0b0111, 0b0, 0b011011>;
 689 class FEXP2_D_ENC : MSA_3RF_FMT<0b0111, 0b1, 0b011011>;
 690
 691 class FEXUPL_W_ENC : MSA_2RF_FMT<0b110011000, 0b0, 0b011110>;
 692 class FEXUPL_D_ENC : MSA_2RF_FMT<0b110011000, 0b1, 0b011110>;
 693
 694 class FEXUPR_W_ENC : MSA_2RF_FMT<0b110011001, 0b0, 0b011110>;
 695 class FEXUPR_D_ENC : MSA_2RF_FMT<0b110011001, 0b1, 0b011110>;
 696
 697 class FFINT_S_W_ENC : MSA_2RF_FMT<0b110011110, 0b0, 0b011110>;
 698 class FFINT_S_D_ENC : MSA_2RF_FMT<0b110011110, 0b1, 0b011110>;
 699
 700 class FFINT_U_W_ENC : MSA_2RF_FMT<0b110011111, 0b0, 0b011110>;
 701 class FFINT_U_D_ENC : MSA_2RF_FMT<0b110011111, 0b1, 0b011110>;
 702
 703 class FFQL_W_ENC : MSA_2RF_FMT<0b110011010, 0b0, 0b011110>;
 704 class FFQL_D_ENC : MSA_2RF_FMT<0b110011010, 0b1, 0b011110>;
 705
 706 class FFQR_W_ENC : MSA_2RF_FMT<0b110011011, 0b0, 0b011110>;
 707 class FFQR_D_ENC : MSA_2RF_FMT<0b110011011, 0b1, 0b011110>;
 708
 709 class FILL_B_ENC : MSA_2R_FILL_FMT<0b11000000, 0b00, 0b011110>;
 710 class FILL_H_ENC : MSA_2R_FILL_FMT<0b11000000, 0b01, 0b011110>;
 711 class FILL_W_ENC : MSA_2R_FILL_FMT<0b11000000, 0b10, 0b011110>;
 712 class FILL_D_ENC : MSA_2R_FILL_D_FMT<0b11000000, 0b11, 0b011110>;
 713
 714 class FLOG2_W_ENC : MSA_2RF_FMT<0b110010111, 0b0, 0b011110>;
 715 class FLOG2_D_ENC : MSA_2RF_FMT<0b110010111, 0b1, 0b011110>;
 716
 717 class FMADD_W_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011011>;
 718 class FMADD_D_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011011>;
 719
 720 class FMAX_W_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011011>;
 721 class FMAX_D_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011011>;
 722
 723 class FMAX_A_W_ENC : MSA_3RF_FMT<0b1111, 0b0, 0b011011>;
 724 class FMAX_A_D_ENC : MSA_3RF_FMT<0b1111, 0b1, 0b011011>;
 725
 726 class FMIN_W_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011011>;
 727 class FMIN_D_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011011>;
 728
 729 class FMIN_A_W_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011011>;
 730 class FMIN_A_D_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011011>;
 731
 732 class FMSUB_W_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011011>;
 733 class FMSUB_D_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011011>;
 734
 735 class FMUL_W_ENC : MSA_3RF_FMT<0b0010, 0b0, 0b011011>;
 736 class FMUL_D_ENC : MSA_3RF_FMT<0b0010, 0b1, 0b011011>;
 737
 738 class FRINT_W_ENC : MSA_2RF_FMT<0b110010110, 0b0, 0b011110>;
 739 class FRINT_D_ENC : MSA_2RF_FMT<0b110010110, 0b1, 0b011110>;
 740
 741 class FRCP_W_ENC : MSA_2RF_FMT<0b110010101, 0b0, 0b011110>;
 742 class FRCP_D_ENC : MSA_2RF_FMT<0b110010101, 0b1, 0b011110>;
 743
 744 class FRSQRT_W_ENC : MSA_2RF_FMT<0b110010100, 0b0, 0b011110>;
 745 class FRSQRT_D_ENC : MSA_2RF_FMT<0b110010100, 0b1, 0b011110>;
 746
 747 class FSAF_W_ENC : MSA_3RF_FMT<0b1000, 0b0, 0b011010>;
 748 class FSAF_D_ENC : MSA_3RF_FMT<0b1000, 0b1, 0b011010>;
 749
 750 class FSEQ_W_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011010>;
 751 class FSEQ_D_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011010>;
 752
 753 class FSLE_W_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011010>;
 754 class FSLE_D_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011010>;
 755
 756 class FSLT_W_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011010>;
 757 class FSLT_D_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011010>;
 758
 759 class FSNE_W_ENC : MSA_3RF_FMT<0b1011, 0b0, 0b011100>;
 760 class FSNE_D_ENC : MSA_3RF_FMT<0b1011, 0b1, 0b011100>;
 761
 762 class FSOR_W_ENC : MSA_3RF_FMT<0b1001, 0b0, 0b011100>;
 763 class FSOR_D_ENC : MSA_3RF_FMT<0b1001, 0b1, 0b011100>;
 764
 765 class FSQRT_W_ENC : MSA_2RF_FMT<0b110010011, 0b0, 0b011110>;
 766 class FSQRT_D_ENC : MSA_2RF_FMT<0b110010011, 0b1, 0b011110>;
 767
 768 class FSUB_W_ENC : MSA_3RF_FMT<0b0001, 0b0, 0b011011>;
 769 class FSUB_D_ENC : MSA_3RF_FMT<0b0001, 0b1, 0b011011>;
 770
 771 class FSUEQ_W_ENC : MSA_3RF_FMT<0b1011, 0b0, 0b011010>;
 772 class FSUEQ_D_ENC : MSA_3RF_FMT<0b1011, 0b1, 0b011010>;
 773
 774 class FSULE_W_ENC : MSA_3RF_FMT<0b1111, 0b0, 0b011010>;
 775 class FSULE_D_ENC : MSA_3RF_FMT<0b1111, 0b1, 0b011010>;
 776
 777 class FSULT_W_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011010>;
 778 class FSULT_D_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011010>;
 779
 780 class FSUN_W_ENC : MSA_3RF_FMT<0b1001, 0b0, 0b011010>;
 781 class FSUN_D_ENC : MSA_3RF_FMT<0b1001, 0b1, 0b011010>;
 782
 783 class FSUNE_W_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011100>;
 784 class FSUNE_D_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011100>;
 785
 786 class FTINT_S_W_ENC : MSA_2RF_FMT<0b110011100, 0b0, 0b011110>;
 787 class FTINT_S_D_ENC : MSA_2RF_FMT<0b110011100, 0b1, 0b011110>;
 788
 789 class FTINT_U_W_ENC : MSA_2RF_FMT<0b110011101, 0b0, 0b011110>;
 790 class FTINT_U_D_ENC : MSA_2RF_FMT<0b110011101, 0b1, 0b011110>;
 791
 792 class FTQ_H_ENC : MSA_3RF_FMT<0b1010, 0b0, 0b011011>;
 793 class FTQ_W_ENC : MSA_3RF_FMT<0b1010, 0b1, 0b011011>;
 794
 795 class FTRUNC_S_W_ENC : MSA_2RF_FMT<0b110010001, 0b0, 0b011110>;
 796 class FTRUNC_S_D_ENC : MSA_2RF_FMT<0b110010001, 0b1, 0b011110>;
 797
 798 class FTRUNC_U_W_ENC : MSA_2RF_FMT<0b110010010, 0b0, 0b011110>;
 799 class FTRUNC_U_D_ENC : MSA_2RF_FMT<0b110010010, 0b1, 0b011110>;
 800
 801 class HADD_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010101>;
 802 class HADD_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010101>;
 803 class HADD_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010101>;
 804
 805 class HADD_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010101>;
 806 class HADD_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010101>;
 807 class HADD_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010101>;
 808
 809 class HSUB_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010101>;
 810 class HSUB_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010101>;
 811 class HSUB_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010101>;
 812
 813 class HSUB_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010101>;
 814 class HSUB_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010101>;
 815 class HSUB_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010101>;
 816
 817 class ILVEV_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010100>;
 818 class ILVEV_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010100>;
 819 class ILVEV_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010100>;
 820 class ILVEV_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010100>;
 821
 822 class ILVL_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b010100>;
 823 class ILVL_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b010100>;
 824 class ILVL_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b010100>;
 825 class ILVL_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b010100>;
 826
 827 class ILVOD_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010100>;
 828 class ILVOD_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010100>;
 829 class ILVOD_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010100>;
 830 class ILVOD_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010100>;
 831
 832 class ILVR_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b010100>;
 833 class ILVR_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b010100>;
 834 class ILVR_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b010100>;
 835 class ILVR_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b010100>;
 836
 837 class INSERT_B_ENC : MSA_ELM_INSERT_B_FMT<0b0100, 0b011001>;
 838 class INSERT_H_ENC : MSA_ELM_INSERT_H_FMT<0b0100, 0b011001>;
 839 class INSERT_W_ENC : MSA_ELM_INSERT_W_FMT<0b0100, 0b011001>;
 840 class INSERT_D_ENC : MSA_ELM_INSERT_D_FMT<0b0100, 0b011001>;
 841
 842 class INSVE_B_ENC : MSA_ELM_B_FMT<0b0101, 0b011001>;
 843 class INSVE_H_ENC : MSA_ELM_H_FMT<0b0101, 0b011001>;
 844 class INSVE_W_ENC : MSA_ELM_W_FMT<0b0101, 0b011001>;
 845 class INSVE_D_ENC : MSA_ELM_D_FMT<0b0101, 0b011001>;
 846
 847 class LD_B_ENC   : MSA_MI10_FMT<0b00, 0b1000>;
 848 class LD_H_ENC   : MSA_MI10_FMT<0b01, 0b1000>;
 849 class LD_W_ENC   : MSA_MI10_FMT<0b10, 0b1000>;
 850 class LD_D_ENC   : MSA_MI10_FMT<0b11, 0b1000>;
 851
 852 class LDI_B_ENC  : MSA_I10_FMT<0b110, 0b00, 0b000111>;
 853 class LDI_H_ENC  : MSA_I10_FMT<0b110, 0b01, 0b000111>;
 854 class LDI_W_ENC  : MSA_I10_FMT<0b110, 0b10, 0b000111>;
 855 class LDI_D_ENC  : MSA_I10_FMT<0b110, 0b11, 0b000111>;
 856
 857 class LSA_ENC : SPECIAL_LSA_FMT<0b000101>;
 858 class DLSA_ENC : SPECIAL_DLSA_FMT<0b010101>;
 859
 860 class MADD_Q_H_ENC : MSA_3RF_FMT<0b0101, 0b0, 0b011100>;
 861 class MADD_Q_W_ENC : MSA_3RF_FMT<0b0101, 0b1, 0b011100>;
 862
 863 class MADDR_Q_H_ENC : MSA_3RF_FMT<0b1101, 0b0, 0b011100>;
 864 class MADDR_Q_W_ENC : MSA_3RF_FMT<0b1101, 0b1, 0b011100>;
 865
 866 class MADDV_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010010>;
 867 class MADDV_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010010>;
 868 class MADDV_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010010>;
 869 class MADDV_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010010>;
 870
 871 class MAX_A_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b001110>;
 872 class MAX_A_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b001110>;
 873 class MAX_A_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b001110>;
 874 class MAX_A_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b001110>;
 875
 876 class MAX_S_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001110>;
 877 class MAX_S_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001110>;
 878 class MAX_S_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001110>;
 879 class MAX_S_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001110>;
 880
 881 class MAX_U_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b001110>;
 882 class MAX_U_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b001110>;
 883 class MAX_U_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b001110>;
 884 class MAX_U_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b001110>;
 885
 886 class MAXI_S_B_ENC : MSA_I5_FMT<0b010, 0b00, 0b000110>;
 887 class MAXI_S_H_ENC : MSA_I5_FMT<0b010, 0b01, 0b000110>;
 888 class MAXI_S_W_ENC : MSA_I5_FMT<0b010, 0b10, 0b000110>;
 889 class MAXI_S_D_ENC : MSA_I5_FMT<0b010, 0b11, 0b000110>;
 890
 891 class MAXI_U_B_ENC : MSA_I5_FMT<0b011, 0b00, 0b000110>;
 892 class MAXI_U_H_ENC : MSA_I5_FMT<0b011, 0b01, 0b000110>;
 893 class MAXI_U_W_ENC : MSA_I5_FMT<0b011, 0b10, 0b000110>;
 894 class MAXI_U_D_ENC : MSA_I5_FMT<0b011, 0b11, 0b000110>;
 895
 896 class MIN_A_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b001110>;
 897 class MIN_A_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b001110>;
 898 class MIN_A_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b001110>;
 899 class MIN_A_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b001110>;
 900
 901 class MIN_S_B_ENC : MSA_3R_FMT<0b100, 0b00, 0b001110>;
 902 class MIN_S_H_ENC : MSA_3R_FMT<0b100, 0b01, 0b001110>;
 903 class MIN_S_W_ENC : MSA_3R_FMT<0b100, 0b10, 0b001110>;
 904 class MIN_S_D_ENC : MSA_3R_FMT<0b100, 0b11, 0b001110>;
 905
 906 class MIN_U_B_ENC : MSA_3R_FMT<0b101, 0b00, 0b001110>;
 907 class MIN_U_H_ENC : MSA_3R_FMT<0b101, 0b01, 0b001110>;
 908 class MIN_U_W_ENC : MSA_3R_FMT<0b101, 0b10, 0b001110>;
 909 class MIN_U_D_ENC : MSA_3R_FMT<0b101, 0b11, 0b001110>;
 910
 911 class MINI_S_B_ENC : MSA_I5_FMT<0b100, 0b00, 0b000110>;
 912 class MINI_S_H_ENC : MSA_I5_FMT<0b100, 0b01, 0b000110>;
 913 class MINI_S_W_ENC : MSA_I5_FMT<0b100, 0b10, 0b000110>;
 914 class MINI_S_D_ENC : MSA_I5_FMT<0b100, 0b11, 0b000110>;
 915
 916 class MINI_U_B_ENC : MSA_I5_FMT<0b101, 0b00, 0b000110>;
 917 class MINI_U_H_ENC : MSA_I5_FMT<0b101, 0b01, 0b000110>;
 918 class MINI_U_W_ENC : MSA_I5_FMT<0b101, 0b10, 0b000110>;
 919 class MINI_U_D_ENC : MSA_I5_FMT<0b101, 0b11, 0b000110>;
 920
 921 class MOD_S_B_ENC : MSA_3R_FMT<0b110, 0b00, 0b010010>;
 922 class MOD_S_H_ENC : MSA_3R_FMT<0b110, 0b01, 0b010010>;
 923 class MOD_S_W_ENC : MSA_3R_FMT<0b110, 0b10, 0b010010>;
 924 class MOD_S_D_ENC : MSA_3R_FMT<0b110, 0b11, 0b010010>;
 925
 926 class MOD_U_B_ENC : MSA_3R_FMT<0b111, 0b00, 0b010010>;
 927 class MOD_U_H_ENC : MSA_3R_FMT<0b111, 0b01, 0b010010>;
 928 class MOD_U_W_ENC : MSA_3R_FMT<0b111, 0b10, 0b010010>;
 929 class MOD_U_D_ENC : MSA_3R_FMT<0b111, 0b11, 0b010010>;
 930
 931 class MOVE_V_ENC : MSA_ELM_FMT<0b0010111110, 0b011001>;
 932
 933 class MSUB_Q_H_ENC : MSA_3RF_FMT<0b0110, 0b0, 0b011100>;
 934 class MSUB_Q_W_ENC : MSA_3RF_FMT<0b0110, 0b1, 0b011100>;
 935
 936 class MSUBR_Q_H_ENC : MSA_3RF_FMT<0b1110, 0b0, 0b011100>;
 937 class MSUBR_Q_W_ENC : MSA_3RF_FMT<0b1110, 0b1, 0b011100>;
 938
 939 class MSUBV_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010010>;
 940 class MSUBV_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010010>;
 941 class MSUBV_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010010>;
 942 class MSUBV_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010010>;
 943
 944 class MUL_Q_H_ENC : MSA_3RF_FMT<0b0100, 0b0, 0b011100>;
 945 class MUL_Q_W_ENC : MSA_3RF_FMT<0b0100, 0b1, 0b011100>;
 946
 947 class MULR_Q_H_ENC : MSA_3RF_FMT<0b1100, 0b0, 0b011100>;
 948 class MULR_Q_W_ENC : MSA_3RF_FMT<0b1100, 0b1, 0b011100>;
 949
 950 class MULV_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010010>;
 951 class MULV_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010010>;
 952 class MULV_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010010>;
 953 class MULV_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010010>;
 954
 955 class NLOC_B_ENC : MSA_2R_FMT<0b11000010, 0b00, 0b011110>;
 956 class NLOC_H_ENC : MSA_2R_FMT<0b11000010, 0b01, 0b011110>;
 957 class NLOC_W_ENC : MSA_2R_FMT<0b11000010, 0b10, 0b011110>;
 958 class NLOC_D_ENC : MSA_2R_FMT<0b11000010, 0b11, 0b011110>;
 959
 960 class NLZC_B_ENC : MSA_2R_FMT<0b11000011, 0b00, 0b011110>;
 961 class NLZC_H_ENC : MSA_2R_FMT<0b11000011, 0b01, 0b011110>;
 962 class NLZC_W_ENC : MSA_2R_FMT<0b11000011, 0b10, 0b011110>;
 963 class NLZC_D_ENC : MSA_2R_FMT<0b11000011, 0b11, 0b011110>;
 964
 965 class NOR_V_ENC : MSA_VEC_FMT<0b00010, 0b011110>;
 966
 967 class NORI_B_ENC : MSA_I8_FMT<0b10, 0b000000>;
 968
 969 class OR_V_ENC : MSA_VEC_FMT<0b00001, 0b011110>;
 970
 971 class ORI_B_ENC  : MSA_I8_FMT<0b01, 0b000000>;
 972
 973 class PCKEV_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010100>;
 974 class PCKEV_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010100>;
 975 class PCKEV_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010100>;
 976 class PCKEV_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010100>;
 977
 978 class PCKOD_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010100>;
 979 class PCKOD_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010100>;
 980 class PCKOD_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010100>;
 981 class PCKOD_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010100>;
 982
 983 class PCNT_B_ENC : MSA_2R_FMT<0b11000001, 0b00, 0b011110>;
 984 class PCNT_H_ENC : MSA_2R_FMT<0b11000001, 0b01, 0b011110>;
 985 class PCNT_W_ENC : MSA_2R_FMT<0b11000001, 0b10, 0b011110>;
 986 class PCNT_D_ENC : MSA_2R_FMT<0b11000001, 0b11, 0b011110>;
 987
 988 class SAT_S_B_ENC : MSA_BIT_B_FMT<0b000, 0b001010>;
 989 class SAT_S_H_ENC : MSA_BIT_H_FMT<0b000, 0b001010>;
 990 class SAT_S_W_ENC : MSA_BIT_W_FMT<0b000, 0b001010>;
 991 class SAT_S_D_ENC : MSA_BIT_D_FMT<0b000, 0b001010>;
 992
 993 class SAT_U_B_ENC : MSA_BIT_B_FMT<0b001, 0b001010>;
 994 class SAT_U_H_ENC : MSA_BIT_H_FMT<0b001, 0b001010>;
 995 class SAT_U_W_ENC : MSA_BIT_W_FMT<0b001, 0b001010>;
 996 class SAT_U_D_ENC : MSA_BIT_D_FMT<0b001, 0b001010>;
 997
 998 class SHF_B_ENC  : MSA_I8_FMT<0b00, 0b000010>;
 999 class SHF_H_ENC  : MSA_I8_FMT<0b01, 0b000010>;
1000 class SHF_W_ENC  : MSA_I8_FMT<0b10, 0b000010>;
1001
1002 class SLD_B_ENC : MSA_3R_INDEX_FMT<0b000, 0b00, 0b010100>;
1003 class SLD_H_ENC : MSA_3R_INDEX_FMT<0b000, 0b01, 0b010100>;
1004 class SLD_W_ENC : MSA_3R_INDEX_FMT<0b000, 0b10, 0b010100>;
1005 class SLD_D_ENC : MSA_3R_INDEX_FMT<0b000, 0b11, 0b010100>;
1006
1007 class SLDI_B_ENC : MSA_ELM_B_FMT<0b0000, 0b011001>;
1008 class SLDI_H_ENC : MSA_ELM_H_FMT<0b0000, 0b011001>;
1009 class SLDI_W_ENC : MSA_ELM_W_FMT<0b0000, 0b011001>;
1010 class SLDI_D_ENC : MSA_ELM_D_FMT<0b0000, 0b011001>;
1011
1012 class SLL_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b001101>;
1013 class SLL_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b001101>;
1014 class SLL_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b001101>;
1015 class SLL_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b001101>;
1016
1017 class SLLI_B_ENC : MSA_BIT_B_FMT<0b000, 0b001001>;
1018 class SLLI_H_ENC : MSA_BIT_H_FMT<0b000, 0b001001>;
1019 class SLLI_W_ENC : MSA_BIT_W_FMT<0b000, 0b001001>;
1020 class SLLI_D_ENC : MSA_BIT_D_FMT<0b000, 0b001001>;
1021
1022 class SPLAT_B_ENC : MSA_3R_INDEX_FMT<0b001, 0b00, 0b010100>;
1023 class SPLAT_H_ENC : MSA_3R_INDEX_FMT<0b001, 0b01, 0b010100>;
1024 class SPLAT_W_ENC : MSA_3R_INDEX_FMT<0b001, 0b10, 0b010100>;
1025 class SPLAT_D_ENC : MSA_3R_INDEX_FMT<0b001, 0b11, 0b010100>;
1026
1027 class SPLATI_B_ENC : MSA_ELM_B_FMT<0b0001, 0b011001>;
1028 class SPLATI_H_ENC : MSA_ELM_H_FMT<0b0001, 0b011001>;
1029 class SPLATI_W_ENC : MSA_ELM_W_FMT<0b0001, 0b011001>;
1030 class SPLATI_D_ENC : MSA_ELM_D_FMT<0b0001, 0b011001>;
1031
1032 class SRA_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b001101>;
1033 class SRA_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b001101>;
1034 class SRA_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b001101>;
1035 class SRA_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b001101>;
1036
1037 class SRAI_B_ENC : MSA_BIT_B_FMT<0b001, 0b001001>;
1038 class SRAI_H_ENC : MSA_BIT_H_FMT<0b001, 0b001001>;
1039 class SRAI_W_ENC : MSA_BIT_W_FMT<0b001, 0b001001>;
1040 class SRAI_D_ENC : MSA_BIT_D_FMT<0b001, 0b001001>;
1041
1042 class SRAR_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010101>;
1043 class SRAR_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010101>;
1044 class SRAR_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010101>;
1045 class SRAR_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010101>;
1046
1047 class SRARI_B_ENC : MSA_BIT_B_FMT<0b010, 0b001010>;
1048 class SRARI_H_ENC : MSA_BIT_H_FMT<0b010, 0b001010>;
1049 class SRARI_W_ENC : MSA_BIT_W_FMT<0b010, 0b001010>;
1050 class SRARI_D_ENC : MSA_BIT_D_FMT<0b010, 0b001010>;
1051
1052 class SRL_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b001101>;
1053 class SRL_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b001101>;
1054 class SRL_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b001101>;
1055 class SRL_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b001101>;
1056
1057 class SRLI_B_ENC : MSA_BIT_B_FMT<0b010, 0b001001>;
1058 class SRLI_H_ENC : MSA_BIT_H_FMT<0b010, 0b001001>;
1059 class SRLI_W_ENC : MSA_BIT_W_FMT<0b010, 0b001001>;
1060 class SRLI_D_ENC : MSA_BIT_D_FMT<0b010, 0b001001>;
1061
1062 class SRLR_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010101>;
1063 class SRLR_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010101>;
1064 class SRLR_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010101>;
1065 class SRLR_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010101>;
1066
1067 class SRLRI_B_ENC : MSA_BIT_B_FMT<0b011, 0b001010>;
1068 class SRLRI_H_ENC : MSA_BIT_H_FMT<0b011, 0b001010>;
1069 class SRLRI_W_ENC : MSA_BIT_W_FMT<0b011, 0b001010>;
1070 class SRLRI_D_ENC : MSA_BIT_D_FMT<0b011, 0b001010>;
1071
1072 class ST_B_ENC   : MSA_MI10_FMT<0b00, 0b1001>;
1073 class ST_H_ENC   : MSA_MI10_FMT<0b01, 0b1001>;
1074 class ST_W_ENC   : MSA_MI10_FMT<0b10, 0b1001>;
1075 class ST_D_ENC   : MSA_MI10_FMT<0b11, 0b1001>;
1076
1077 class SUBS_S_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010001>;
1078 class SUBS_S_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010001>;
1079 class SUBS_S_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010001>;
1080 class SUBS_S_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010001>;
1081
1082 class SUBS_U_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b010001>;
1083 class SUBS_U_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b010001>;
1084 class SUBS_U_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b010001>;
1085 class SUBS_U_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b010001>;
1086
1087 class SUBSUS_U_B_ENC : MSA_3R_FMT<0b010, 0b00, 0b010001>;
1088 class SUBSUS_U_H_ENC : MSA_3R_FMT<0b010, 0b01, 0b010001>;
1089 class SUBSUS_U_W_ENC : MSA_3R_FMT<0b010, 0b10, 0b010001>;
1090 class SUBSUS_U_D_ENC : MSA_3R_FMT<0b010, 0b11, 0b010001>;
1091
1092 class SUBSUU_S_B_ENC : MSA_3R_FMT<0b011, 0b00, 0b010001>;
1093 class SUBSUU_S_H_ENC : MSA_3R_FMT<0b011, 0b01, 0b010001>;
1094 class SUBSUU_S_W_ENC : MSA_3R_FMT<0b011, 0b10, 0b010001>;
1095 class SUBSUU_S_D_ENC : MSA_3R_FMT<0b011, 0b11, 0b010001>;
1096
1097 class SUBV_B_ENC : MSA_3R_FMT<0b001, 0b00, 0b001110>;
1098 class SUBV_H_ENC : MSA_3R_FMT<0b001, 0b01, 0b001110>;
1099 class SUBV_W_ENC : MSA_3R_FMT<0b001, 0b10, 0b001110>;
1100 class SUBV_D_ENC : MSA_3R_FMT<0b001, 0b11, 0b001110>;
1101
1102 class SUBVI_B_ENC : MSA_I5_FMT<0b001, 0b00, 0b000110>;
1103 class SUBVI_H_ENC : MSA_I5_FMT<0b001, 0b01, 0b000110>;
1104 class SUBVI_W_ENC : MSA_I5_FMT<0b001, 0b10, 0b000110>;
1105 class SUBVI_D_ENC : MSA_I5_FMT<0b001, 0b11, 0b000110>;
1106
1107 class VSHF_B_ENC : MSA_3R_FMT<0b000, 0b00, 0b010101>;
1108 class VSHF_H_ENC : MSA_3R_FMT<0b000, 0b01, 0b010101>;
1109 class VSHF_W_ENC : MSA_3R_FMT<0b000, 0b10, 0b010101>;
1110 class VSHF_D_ENC : MSA_3R_FMT<0b000, 0b11, 0b010101>;
1111
1112 class XOR_V_ENC : MSA_VEC_FMT<0b00011, 0b011110>;
1113
1114 class XORI_B_ENC : MSA_I8_FMT<0b11, 0b000000>;
1115
1116 // Instruction desc.
1117 class MSA_BIT_B_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1118                           ComplexPattern Imm, RegisterOperand ROWD,
1119                           RegisterOperand ROWS = ROWD,
1120                           InstrItinClass itin = NoItinerary> {
1121   dag OutOperandList = (outs ROWD:$wd);
1122   dag InOperandList = (ins ROWS:$ws, vsplat_uimm3:$m);
1123   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1124   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1125   InstrItinClass Itinerary = itin;
1126 }
1127
1128 class MSA_BIT_H_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1129                           ComplexPattern Imm, RegisterOperand ROWD,
1130                           RegisterOperand ROWS = ROWD,
1131                           InstrItinClass itin = NoItinerary> {
1132   dag OutOperandList = (outs ROWD:$wd);
1133   dag InOperandList = (ins ROWS:$ws, vsplat_uimm4:$m);
1134   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1135   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1136   InstrItinClass Itinerary = itin;
1137 }
1138
1139 class MSA_BIT_W_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1140                           ComplexPattern Imm, RegisterOperand ROWD,
1141                           RegisterOperand ROWS = ROWD,
1142                           InstrItinClass itin = NoItinerary> {
1143   dag OutOperandList = (outs ROWD:$wd);
1144   dag InOperandList = (ins ROWS:$ws, vsplat_uimm5:$m);
1145   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1146   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1147   InstrItinClass Itinerary = itin;
1148 }
1149
1150 class MSA_BIT_D_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1151                           ComplexPattern Imm, RegisterOperand ROWD,
1152                           RegisterOperand ROWS = ROWD,
1153                           InstrItinClass itin = NoItinerary> {
1154   dag OutOperandList = (outs ROWD:$wd);
1155   dag InOperandList = (ins ROWS:$ws, vsplat_uimm6:$m);
1156   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1157   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1158   InstrItinClass Itinerary = itin;
1159 }
1160
1161 class MSA_BIT_X_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1162                           Operand ImmOp, ImmLeaf Imm, RegisterOperand ROWD,
1163                           RegisterOperand ROWS = ROWD,
1164                           InstrItinClass itin = NoItinerary> {
1165   dag OutOperandList = (outs ROWD:$wd);
1166   dag InOperandList = (ins ROWS:$ws, ImmOp:$m);
1167   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1168   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, Imm:$m))];
1169   InstrItinClass Itinerary = itin;
1170 }
1171
1172 class MSA_BIT_BINSXI_DESC_BASE<string instr_asm, ValueType Ty,
1173                                SplatComplexPattern Mask, RegisterOperand ROWD,
1174                                RegisterOperand ROWS = ROWD,
1175                                InstrItinClass itin = NoItinerary> {
1176   dag OutOperandList = (outs ROWD:$wd);
1177   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, Mask.OpClass:$m);
1178   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1179   // Note that binsxi and vselect treat the condition operand the opposite
1180   // way to each other.
1181   //   (vselect cond, if_set, if_clear)
1182   //   (BSEL_V cond, if_clear, if_set)
1183   list<dag> Pattern = [(set ROWD:$wd, (vselect (Ty Mask:$m), (Ty ROWD:$ws),
1184                                                ROWS:$wd_in))];
1185   InstrItinClass Itinerary = itin;
1186   string Constraints = "$wd = $wd_in";
1187 }
1188
1189 class MSA_BIT_BINSLI_DESC_BASE<string instr_asm, ValueType Ty,
1190                                SplatComplexPattern ImmOp, RegisterOperand ROWD,
1191                                RegisterOperand ROWS = ROWD,
1192                                InstrItinClass itin = NoItinerary> :
1193   MSA_BIT_BINSXI_DESC_BASE<instr_asm, Ty, ImmOp, ROWD, ROWS, itin>;
1194
1195 class MSA_BIT_BINSRI_DESC_BASE<string instr_asm, ValueType Ty,
1196                                SplatComplexPattern ImmOp, RegisterOperand ROWD,
1197                                RegisterOperand ROWS = ROWD,
1198                                InstrItinClass itin = NoItinerary> :
1199   MSA_BIT_BINSXI_DESC_BASE<instr_asm, Ty, ImmOp, ROWD, ROWS, itin>;
1200
1201 class MSA_BIT_SPLAT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1202                               SplatComplexPattern SplatImm,
1203                               RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1204                               InstrItinClass itin = NoItinerary> {
1205   dag OutOperandList = (outs ROWD:$wd);
1206   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$m);
1207   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $m");
1208   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$m))];
1209   InstrItinClass Itinerary = itin;
1210 }
1211
1212 class MSA_COPY_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1213                          ValueType VecTy, Operand ImmOp, ImmLeaf Imm,
1214                          RegisterOperand ROD, RegisterOperand ROWS,
1215                          InstrItinClass itin = NoItinerary> {
1216   dag OutOperandList = (outs ROD:$rd);
1217   dag InOperandList = (ins ROWS:$ws, ImmOp:$n);
1218   string AsmString = !strconcat(instr_asm, "\t$rd, $ws[$n]");
1219   list<dag> Pattern = [(set ROD:$rd, (OpNode (VecTy ROWS:$ws), Imm:$n))];
1220   InstrItinClass Itinerary = itin;
1221 }
1222
1223 class MSA_ELM_SLD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1224                             RegisterOperand ROWD, RegisterOperand ROWS,
1225                             Operand ImmOp, ImmLeaf Imm,
1226                             InstrItinClass itin = NoItinerary> {
1227   dag OutOperandList = (outs ROWD:$wd);
1228   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ImmOp:$n);
1229   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$n]");
1230   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1231                                               Imm:$n))];
1232   string Constraints = "$wd = $wd_in";
1233   InstrItinClass Itinerary = itin;
1234 }
1235
1236 class MSA_COPY_PSEUDO_BASE<SDPatternOperator OpNode, ValueType VecTy,
1237                            Operand ImmOp, ImmLeaf Imm, RegisterClass RCD,
1238                            RegisterClass RCWS> :
1239       MSAPseudo<(outs RCD:$wd), (ins RCWS:$ws, ImmOp:$n),
1240                 [(set RCD:$wd, (OpNode (VecTy RCWS:$ws), Imm:$n))]> {
1241   bit usesCustomInserter = 1;
1242   bit hasNoSchedulingInfo = 1;
1243 }
1244
1245 class MSA_I5_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1246                        SplatComplexPattern SplatImm, RegisterOperand ROWD,
1247                        RegisterOperand ROWS = ROWD,
1248                        InstrItinClass itin = NoItinerary> {
1249   dag OutOperandList = (outs ROWD:$wd);
1250   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$imm);
1251   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $imm");
1252   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$imm))];
1253   InstrItinClass Itinerary = itin;
1254 }
1255
1256 class MSA_I8_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1257                        SplatComplexPattern SplatImm, RegisterOperand ROWD,
1258                        RegisterOperand ROWS = ROWD,
1259                        InstrItinClass itin = NoItinerary> {
1260   dag OutOperandList = (outs ROWD:$wd);
1261   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$u8);
1262   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $u8");
1263   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, SplatImm:$u8))];
1264   InstrItinClass Itinerary = itin;
1265 }
1266
1267 class MSA_I8_SHF_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1268                            RegisterOperand ROWS = ROWD,
1269                            InstrItinClass itin = NoItinerary> {
1270   dag OutOperandList = (outs ROWD:$wd);
1271   dag InOperandList = (ins ROWS:$ws, uimm8:$u8);
1272   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $u8");
1273   list<dag> Pattern = [(set ROWD:$wd, (MipsSHF immZExt8:$u8, ROWS:$ws))];
1274   InstrItinClass Itinerary = itin;
1275 }
1276
1277 class MSA_I10_LDI_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1278                             InstrItinClass itin = NoItinerary> {
1279   dag OutOperandList = (outs ROWD:$wd);
1280   dag InOperandList = (ins vsplat_simm10:$s10);
1281   string AsmString = !strconcat(instr_asm, "\t$wd, $s10");
1282   // LDI is matched using custom matching code in MipsSEISelDAGToDAG.cpp
1283   list<dag> Pattern = [];
1284   bit hasSideEffects = 0;
1285   InstrItinClass Itinerary = itin;
1286 }
1287
1288 class MSA_2R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1289                        RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1290                        InstrItinClass itin = NoItinerary> {
1291   dag OutOperandList = (outs ROWD:$wd);
1292   dag InOperandList = (ins ROWS:$ws);
1293   string AsmString = !strconcat(instr_asm, "\t$wd, $ws");
1294   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws))];
1295   InstrItinClass Itinerary = itin;
1296 }
1297
1298 class MSA_2R_FILL_DESC_BASE<string instr_asm, ValueType VT,
1299                             SDPatternOperator OpNode, RegisterOperand ROWD,
1300                             RegisterOperand ROS = ROWD,
1301                             InstrItinClass itin = NoItinerary> {
1302   dag OutOperandList = (outs ROWD:$wd);
1303   dag InOperandList = (ins ROS:$rs);
1304   string AsmString = !strconcat(instr_asm, "\t$wd, $rs");
1305   list<dag> Pattern = [(set ROWD:$wd, (VT (OpNode ROS:$rs)))];
1306   InstrItinClass Itinerary = itin;
1307 }
1308
1309 class MSA_2R_FILL_PSEUDO_BASE<ValueType VT, SDPatternOperator OpNode,
1310                               RegisterClass RCWD, RegisterClass RCWS = RCWD> :
1311       MSAPseudo<(outs RCWD:$wd), (ins RCWS:$fs),
1312                 [(set RCWD:$wd, (OpNode RCWS:$fs))]> {
1313   let usesCustomInserter = 1;
1314 }
1315
1316 class MSA_2RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1317                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1318                         InstrItinClass itin = NoItinerary> {
1319   dag OutOperandList = (outs ROWD:$wd);
1320   dag InOperandList = (ins ROWS:$ws);
1321   string AsmString = !strconcat(instr_asm, "\t$wd, $ws");
1322   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws))];
1323   InstrItinClass Itinerary = itin;
1324 }
1325
1326 class MSA_3R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1327                        RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1328                        RegisterOperand ROWT = ROWD,
1329                        InstrItinClass itin = NoItinerary> {
1330   dag OutOperandList = (outs ROWD:$wd);
1331   dag InOperandList = (ins ROWS:$ws, ROWT:$wt);
1332   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1333   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))];
1334   InstrItinClass Itinerary = itin;
1335 }
1336
1337 class MSA_3R_BINSX_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1338                              RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1339                              RegisterOperand ROWT = ROWD,
1340                              InstrItinClass itin = NoItinerary> {
1341   dag OutOperandList = (outs ROWD:$wd);
1342   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1343   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1344   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1345                                               ROWT:$wt))];
1346   string Constraints = "$wd = $wd_in";
1347   InstrItinClass Itinerary = itin;
1348 }
1349
1350 class MSA_3R_SPLAT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1351                              RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1352                              InstrItinClass itin = NoItinerary> {
1353   dag OutOperandList = (outs ROWD:$wd);
1354   dag InOperandList = (ins ROWS:$ws, GPR32Opnd:$rt);
1355   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$rt]");
1356   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, GPR32Opnd:$rt))];
1357   InstrItinClass Itinerary = itin;
1358 }
1359
1360 class MSA_3R_VSHF_DESC_BASE<string instr_asm, RegisterOperand ROWD,
1361                             RegisterOperand ROWS = ROWD,
1362                             RegisterOperand ROWT = ROWD,
1363                             InstrItinClass itin = NoItinerary> {
1364   dag OutOperandList = (outs ROWD:$wd);
1365   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1366   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1367   list<dag> Pattern = [(set ROWD:$wd, (MipsVSHF ROWD:$wd_in, ROWS:$ws,
1368                                                 ROWT:$wt))];
1369   string Constraints = "$wd = $wd_in";
1370   InstrItinClass Itinerary = itin;
1371 }
1372
1373 class MSA_3R_SLD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1374                            RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1375                            InstrItinClass itin = NoItinerary> {
1376   dag OutOperandList = (outs ROWD:$wd);
1377   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, GPR32Opnd:$rt);
1378   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$rt]");
1379   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1380                                               GPR32Opnd:$rt))];
1381   InstrItinClass Itinerary = itin;
1382   string Constraints = "$wd = $wd_in";
1383 }
1384
1385 class MSA_3R_4R_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1386                           RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1387                           RegisterOperand ROWT = ROWD,
1388                           InstrItinClass itin = NoItinerary> {
1389   dag OutOperandList = (outs ROWD:$wd);
1390   dag InOperandList = (ins ROWD:$wd_in, ROWS:$ws, ROWT:$wt);
1391   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1392   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROWS:$ws,
1393                                               ROWT:$wt))];
1394   InstrItinClass Itinerary = itin;
1395   string Constraints = "$wd = $wd_in";
1396 }
1397
1398 class MSA_3RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1399                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1400                         RegisterOperand ROWT = ROWD,
1401                         InstrItinClass itin = NoItinerary> :
1402   MSA_3R_DESC_BASE<instr_asm, OpNode, ROWD, ROWS, ROWT, itin>;
1403
1404 class MSA_3RF_4RF_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1405                             RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1406                             RegisterOperand ROWT = ROWD,
1407                             InstrItinClass itin = NoItinerary> :
1408   MSA_3R_4R_DESC_BASE<instr_asm, OpNode, ROWD, ROWS, ROWT, itin>;
1409
1410 class MSA_CBRANCH_DESC_BASE<string instr_asm, RegisterOperand ROWD> {
1411   dag OutOperandList = (outs);
1412   dag InOperandList = (ins ROWD:$wt, brtarget:$offset);
1413   string AsmString = !strconcat(instr_asm, "\t$wt, $offset");
1414   list<dag> Pattern = [];
1415   InstrItinClass Itinerary = NoItinerary;
1416   bit isBranch = 1;
1417   bit isTerminator = 1;
1418   bit hasDelaySlot = 1;
1419   list<Register> Defs = [AT];
1420 }
1421
1422 class MSA_INSERT_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1423                            Operand ImmOp, ImmLeaf Imm, RegisterOperand ROWD,
1424                            RegisterOperand ROS,
1425                            InstrItinClass itin = NoItinerary> {
1426   dag OutOperandList = (outs ROWD:$wd);
1427   dag InOperandList = (ins ROWD:$wd_in, ROS:$rs, ImmOp:$n);
1428   string AsmString = !strconcat(instr_asm, "\t$wd[$n], $rs");
1429   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in, ROS:$rs, Imm:$n))];
1430   InstrItinClass Itinerary = itin;
1431   string Constraints = "$wd = $wd_in";
1432 }
1433
1434 class MSA_INSERT_PSEUDO_BASE<SDPatternOperator OpNode, ValueType Ty,
1435                              Operand ImmOp, ImmLeaf Imm, RegisterOperand ROWD,
1436                              RegisterOperand ROFS> :
1437       MSAPseudo<(outs ROWD:$wd), (ins ROWD:$wd_in, ImmOp:$n, ROFS:$fs),
1438                 [(set ROWD:$wd, (OpNode (Ty ROWD:$wd_in), ROFS:$fs, Imm:$n))]> {
1439   bit usesCustomInserter = 1;
1440   string Constraints = "$wd = $wd_in";
1441 }
1442
1443 class MSA_INSERT_VIDX_PSEUDO_BASE<SDPatternOperator OpNode, ValueType Ty,
1444                                   RegisterOperand ROWD, RegisterOperand ROFS,
1445                                   RegisterOperand ROIdx> :
1446       MSAPseudo<(outs ROWD:$wd), (ins ROWD:$wd_in, ROIdx:$n, ROFS:$fs),
1447                 [(set ROWD:$wd, (OpNode (Ty ROWD:$wd_in), ROFS:$fs,
1448                                         ROIdx:$n))]> {
1449   bit usesCustomInserter = 1;
1450   bit hasNoSchedulingInfo = 1;
1451   string Constraints = "$wd = $wd_in";
1452 }
1453
1454 class MSA_INSVE_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1455                           Operand ImmOp, ImmLeaf Imm, RegisterOperand ROWD,
1456                           RegisterOperand ROWS = ROWD,
1457                           InstrItinClass itin = NoItinerary> {
1458   dag OutOperandList = (outs ROWD:$wd);
1459   dag InOperandList = (ins ROWD:$wd_in, ImmOp:$n, ROWS:$ws, uimmz:$n2);
1460   string AsmString = !strconcat(instr_asm, "\t$wd[$n], $ws[$n2]");
1461   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWD:$wd_in,
1462                                               Imm:$n,
1463                                               ROWS:$ws,
1464                                               immz:$n2))];
1465   InstrItinClass Itinerary = itin;
1466   string Constraints = "$wd = $wd_in";
1467 }
1468
1469 class MSA_VEC_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
1470                         RegisterOperand ROWD, RegisterOperand ROWS = ROWD,
1471                         RegisterOperand ROWT = ROWD,
1472                         InstrItinClass itin = NoItinerary> {
1473   dag OutOperandList = (outs ROWD:$wd);
1474   dag InOperandList = (ins ROWS:$ws, ROWT:$wt);
1475   string AsmString = !strconcat(instr_asm, "\t$wd, $ws, $wt");
1476   list<dag> Pattern = [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))];
1477   InstrItinClass Itinerary = itin;
1478 }
1479
1480 class MSA_ELM_SPLAT_DESC_BASE<string instr_asm, SplatComplexPattern SplatImm,
1481                               RegisterOperand ROWD,
1482                               RegisterOperand ROWS = ROWD,
1483                               InstrItinClass itin = NoItinerary> {
1484   dag OutOperandList = (outs ROWD:$wd);
1485   dag InOperandList = (ins ROWS:$ws, SplatImm.OpClass:$n);
1486   string AsmString = !strconcat(instr_asm, "\t$wd, $ws[$n]");
1487   list<dag> Pattern = [(set ROWD:$wd, (MipsVSHF SplatImm:$n, ROWS:$ws,
1488                                                 ROWS:$ws))];
1489   InstrItinClass Itinerary = itin;
1490 }
1491
1492 class MSA_VEC_PSEUDO_BASE<SDPatternOperator OpNode, RegisterOperand ROWD,
1493                           RegisterOperand ROWS = ROWD,
1494                           RegisterOperand ROWT = ROWD> :
1495       MSAPseudo<(outs ROWD:$wd), (ins ROWS:$ws, ROWT:$wt),
1496                 [(set ROWD:$wd, (OpNode ROWS:$ws, ROWT:$wt))]>;
1497
1498 class ADD_A_B_DESC : MSA_3R_DESC_BASE<"add_a.b", int_mips_add_a_b, MSA128BOpnd>,
1499                      IsCommutable;
1500 class ADD_A_H_DESC : MSA_3R_DESC_BASE<"add_a.h", int_mips_add_a_h, MSA128HOpnd>,
1501                      IsCommutable;
1502 class ADD_A_W_DESC : MSA_3R_DESC_BASE<"add_a.w", int_mips_add_a_w, MSA128WOpnd>,
1503                      IsCommutable;
1504 class ADD_A_D_DESC : MSA_3R_DESC_BASE<"add_a.d", int_mips_add_a_d, MSA128DOpnd>,
1505                      IsCommutable;
1506
1507 class ADDS_A_B_DESC : MSA_3R_DESC_BASE<"adds_a.b", int_mips_adds_a_b,
1508                                        MSA128BOpnd>, IsCommutable;
1509 class ADDS_A_H_DESC : MSA_3R_DESC_BASE<"adds_a.h", int_mips_adds_a_h,
1510                                        MSA128HOpnd>, IsCommutable;
1511 class ADDS_A_W_DESC : MSA_3R_DESC_BASE<"adds_a.w", int_mips_adds_a_w,
1512                                        MSA128WOpnd>, IsCommutable;
1513 class ADDS_A_D_DESC : MSA_3R_DESC_BASE<"adds_a.d", int_mips_adds_a_d,
1514                                        MSA128DOpnd>, IsCommutable;
1515
1516 class ADDS_S_B_DESC : MSA_3R_DESC_BASE<"adds_s.b", int_mips_adds_s_b,
1517                                        MSA128BOpnd>, IsCommutable;
1518 class ADDS_S_H_DESC : MSA_3R_DESC_BASE<"adds_s.h", int_mips_adds_s_h,
1519                                        MSA128HOpnd>, IsCommutable;
1520 class ADDS_S_W_DESC : MSA_3R_DESC_BASE<"adds_s.w", int_mips_adds_s_w,
1521                                        MSA128WOpnd>, IsCommutable;
1522 class ADDS_S_D_DESC : MSA_3R_DESC_BASE<"adds_s.d", int_mips_adds_s_d,
1523                                        MSA128DOpnd>, IsCommutable;
1524
1525 class ADDS_U_B_DESC : MSA_3R_DESC_BASE<"adds_u.b", int_mips_adds_u_b,
1526                                        MSA128BOpnd>, IsCommutable;
1527 class ADDS_U_H_DESC : MSA_3R_DESC_BASE<"adds_u.h", int_mips_adds_u_h,
1528                                        MSA128HOpnd>, IsCommutable;
1529 class ADDS_U_W_DESC : MSA_3R_DESC_BASE<"adds_u.w", int_mips_adds_u_w,
1530                                        MSA128WOpnd>, IsCommutable;
1531 class ADDS_U_D_DESC : MSA_3R_DESC_BASE<"adds_u.d", int_mips_adds_u_d,
1532                                        MSA128DOpnd>, IsCommutable;
1533
1534 class ADDV_B_DESC : MSA_3R_DESC_BASE<"addv.b", add, MSA128BOpnd>, IsCommutable;
1535 class ADDV_H_DESC : MSA_3R_DESC_BASE<"addv.h", add, MSA128HOpnd>, IsCommutable;
1536 class ADDV_W_DESC : MSA_3R_DESC_BASE<"addv.w", add, MSA128WOpnd>, IsCommutable;
1537 class ADDV_D_DESC : MSA_3R_DESC_BASE<"addv.d", add, MSA128DOpnd>, IsCommutable;
1538
1539 class ADDVI_B_DESC : MSA_I5_DESC_BASE<"addvi.b", add, vsplati8_uimm5,
1540                                       MSA128BOpnd>;
1541 class ADDVI_H_DESC : MSA_I5_DESC_BASE<"addvi.h", add, vsplati16_uimm5,
1542                                       MSA128HOpnd>;
1543 class ADDVI_W_DESC : MSA_I5_DESC_BASE<"addvi.w", add, vsplati32_uimm5,
1544                                       MSA128WOpnd>;
1545 class ADDVI_D_DESC : MSA_I5_DESC_BASE<"addvi.d", add, vsplati64_uimm5,
1546                                       MSA128DOpnd>;
1547
1548 class AND_V_DESC : MSA_VEC_DESC_BASE<"and.v", and, MSA128BOpnd>;
1549 class AND_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128HOpnd>;
1550 class AND_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128WOpnd>;
1551 class AND_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<and, MSA128DOpnd>;
1552
1553 class ANDI_B_DESC : MSA_I8_DESC_BASE<"andi.b", and, vsplati8_uimm8,
1554                                      MSA128BOpnd>;
1555
1556 class ASUB_S_B_DESC : MSA_3R_DESC_BASE<"asub_s.b", int_mips_asub_s_b,
1557                                        MSA128BOpnd>;
1558 class ASUB_S_H_DESC : MSA_3R_DESC_BASE<"asub_s.h", int_mips_asub_s_h,
1559                                        MSA128HOpnd>;
1560 class ASUB_S_W_DESC : MSA_3R_DESC_BASE<"asub_s.w", int_mips_asub_s_w,
1561                                        MSA128WOpnd>;
1562 class ASUB_S_D_DESC : MSA_3R_DESC_BASE<"asub_s.d", int_mips_asub_s_d,
1563                                        MSA128DOpnd>;
1564
1565 class ASUB_U_B_DESC : MSA_3R_DESC_BASE<"asub_u.b", int_mips_asub_u_b,
1566                                        MSA128BOpnd>;
1567 class ASUB_U_H_DESC : MSA_3R_DESC_BASE<"asub_u.h", int_mips_asub_u_h,
1568                                        MSA128HOpnd>;
1569 class ASUB_U_W_DESC : MSA_3R_DESC_BASE<"asub_u.w", int_mips_asub_u_w,
1570                                        MSA128WOpnd>;
1571 class ASUB_U_D_DESC : MSA_3R_DESC_BASE<"asub_u.d", int_mips_asub_u_d,
1572                                        MSA128DOpnd>;
1573
1574 class AVE_S_B_DESC : MSA_3R_DESC_BASE<"ave_s.b", int_mips_ave_s_b, MSA128BOpnd>,
1575                      IsCommutable;
1576 class AVE_S_H_DESC : MSA_3R_DESC_BASE<"ave_s.h", int_mips_ave_s_h, MSA128HOpnd>,
1577                      IsCommutable;
1578 class AVE_S_W_DESC : MSA_3R_DESC_BASE<"ave_s.w", int_mips_ave_s_w, MSA128WOpnd>,
1579                      IsCommutable;
1580 class AVE_S_D_DESC : MSA_3R_DESC_BASE<"ave_s.d", int_mips_ave_s_d, MSA128DOpnd>,
1581                      IsCommutable;
1582
1583 class AVE_U_B_DESC : MSA_3R_DESC_BASE<"ave_u.b", int_mips_ave_u_b, MSA128BOpnd>,
1584                      IsCommutable;
1585 class AVE_U_H_DESC : MSA_3R_DESC_BASE<"ave_u.h", int_mips_ave_u_h, MSA128HOpnd>,
1586                      IsCommutable;
1587 class AVE_U_W_DESC : MSA_3R_DESC_BASE<"ave_u.w", int_mips_ave_u_w, MSA128WOpnd>,
1588                      IsCommutable;
1589 class AVE_U_D_DESC : MSA_3R_DESC_BASE<"ave_u.d", int_mips_ave_u_d, MSA128DOpnd>,
1590                      IsCommutable;
1591
1592 class AVER_S_B_DESC : MSA_3R_DESC_BASE<"aver_s.b", int_mips_aver_s_b,
1593                                        MSA128BOpnd>, IsCommutable;
1594 class AVER_S_H_DESC : MSA_3R_DESC_BASE<"aver_s.h", int_mips_aver_s_h,
1595                                        MSA128HOpnd>, IsCommutable;
1596 class AVER_S_W_DESC : MSA_3R_DESC_BASE<"aver_s.w", int_mips_aver_s_w,
1597                                        MSA128WOpnd>, IsCommutable;
1598 class AVER_S_D_DESC : MSA_3R_DESC_BASE<"aver_s.d", int_mips_aver_s_d,
1599                                        MSA128DOpnd>, IsCommutable;
1600
1601 class AVER_U_B_DESC : MSA_3R_DESC_BASE<"aver_u.b", int_mips_aver_u_b,
1602                                        MSA128BOpnd>, IsCommutable;
1603 class AVER_U_H_DESC : MSA_3R_DESC_BASE<"aver_u.h", int_mips_aver_u_h,
1604                                        MSA128HOpnd>, IsCommutable;
1605 class AVER_U_W_DESC : MSA_3R_DESC_BASE<"aver_u.w", int_mips_aver_u_w,
1606                                        MSA128WOpnd>, IsCommutable;
1607 class AVER_U_D_DESC : MSA_3R_DESC_BASE<"aver_u.d", int_mips_aver_u_d,
1608                                        MSA128DOpnd>, IsCommutable;
1609
1610 class BCLR_B_DESC : MSA_3R_DESC_BASE<"bclr.b", vbclr_b, MSA128BOpnd>;
1611 class BCLR_H_DESC : MSA_3R_DESC_BASE<"bclr.h", vbclr_h, MSA128HOpnd>;
1612 class BCLR_W_DESC : MSA_3R_DESC_BASE<"bclr.w", vbclr_w, MSA128WOpnd>;
1613 class BCLR_D_DESC : MSA_3R_DESC_BASE<"bclr.d", vbclr_d, MSA128DOpnd>;
1614
1615 class BCLRI_B_DESC : MSA_BIT_B_DESC_BASE<"bclri.b", and, vsplat_uimm_inv_pow2,
1616                                          MSA128BOpnd>;
1617 class BCLRI_H_DESC : MSA_BIT_H_DESC_BASE<"bclri.h", and, vsplat_uimm_inv_pow2,
1618                                          MSA128HOpnd>;
1619 class BCLRI_W_DESC : MSA_BIT_W_DESC_BASE<"bclri.w", and, vsplat_uimm_inv_pow2,
1620                                          MSA128WOpnd>;
1621 class BCLRI_D_DESC : MSA_BIT_D_DESC_BASE<"bclri.d", and, vsplat_uimm_inv_pow2,
1622                                          MSA128DOpnd>;
1623
1624 class BINSL_B_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.b", int_mips_binsl_b,
1625                                             MSA128BOpnd>;
1626 class BINSL_H_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.h", int_mips_binsl_h,
1627                                             MSA128HOpnd>;
1628 class BINSL_W_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.w", int_mips_binsl_w,
1629                                             MSA128WOpnd>;
1630 class BINSL_D_DESC : MSA_3R_BINSX_DESC_BASE<"binsl.d", int_mips_binsl_d,
1631                                             MSA128DOpnd>;
1632
1633 class BINSLI_B_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.b", v16i8, vsplat_maskl_bits_uimm3, MSA128BOpnd>;
1634 class BINSLI_H_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.h", v8i16, vsplat_maskl_bits_uimm4, MSA128HOpnd>;
1635 class BINSLI_W_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.w", v4i32, vsplat_maskl_bits_uimm5, MSA128WOpnd>;
1636 class BINSLI_D_DESC : MSA_BIT_BINSLI_DESC_BASE<"binsli.d", v2i64, vsplat_maskl_bits_uimm6, MSA128DOpnd>;
1637
1638 class BINSR_B_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.b", int_mips_binsr_b,
1639                                             MSA128BOpnd>;
1640 class BINSR_H_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.h", int_mips_binsr_h,
1641                                             MSA128HOpnd>;
1642 class BINSR_W_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.w", int_mips_binsr_w,
1643                                             MSA128WOpnd>;
1644 class BINSR_D_DESC : MSA_3R_BINSX_DESC_BASE<"binsr.d", int_mips_binsr_d,
1645                                             MSA128DOpnd>;
1646
1647 class BINSRI_B_DESC
1648     : MSA_BIT_BINSRI_DESC_BASE<"binsri.b", v16i8, vsplat_maskr_bits_uimm3,
1649                                MSA128BOpnd>;
1650 class BINSRI_H_DESC
1651     : MSA_BIT_BINSRI_DESC_BASE<"binsri.h", v8i16, vsplat_maskr_bits_uimm4,
1652                                MSA128HOpnd>;
1653 class BINSRI_W_DESC
1654     : MSA_BIT_BINSRI_DESC_BASE<"binsri.w", v4i32, vsplat_maskr_bits_uimm5,
1655                                MSA128WOpnd>;
1656 class BINSRI_D_DESC
1657     : MSA_BIT_BINSRI_DESC_BASE<"binsri.d", v2i64, vsplat_maskr_bits_uimm6,
1658                                MSA128DOpnd>;
1659
1660 class BMNZ_V_DESC {
1661   dag OutOperandList = (outs MSA128BOpnd:$wd);
1662   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1663                        MSA128BOpnd:$wt);
1664   string AsmString = "bmnz.v\t$wd, $ws, $wt";
1665   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wt,
1666                                                       MSA128BOpnd:$ws,
1667                                                       MSA128BOpnd:$wd_in))];
1668   InstrItinClass Itinerary = NoItinerary;
1669   string Constraints = "$wd = $wd_in";
1670 }
1671
1672 class BMNZI_B_DESC {
1673   dag OutOperandList = (outs MSA128BOpnd:$wd);
1674   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1675                            vsplat_uimm8:$u8);
1676   string AsmString = "bmnzi.b\t$wd, $ws, $u8";
1677   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect vsplati8_uimm8:$u8,
1678                                                       MSA128BOpnd:$ws,
1679                                                       MSA128BOpnd:$wd_in))];
1680   InstrItinClass Itinerary = NoItinerary;
1681   string Constraints = "$wd = $wd_in";
1682 }
1683
1684 class BMZ_V_DESC {
1685   dag OutOperandList = (outs MSA128BOpnd:$wd);
1686   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1687                        MSA128BOpnd:$wt);
1688   string AsmString = "bmz.v\t$wd, $ws, $wt";
1689   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wt,
1690                                                       MSA128BOpnd:$wd_in,
1691                                                       MSA128BOpnd:$ws))];
1692   InstrItinClass Itinerary = NoItinerary;
1693   string Constraints = "$wd = $wd_in";
1694 }
1695
1696 class BMZI_B_DESC {
1697   dag OutOperandList = (outs MSA128BOpnd:$wd);
1698   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1699                            vsplat_uimm8:$u8);
1700   string AsmString = "bmzi.b\t$wd, $ws, $u8";
1701   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect vsplati8_uimm8:$u8,
1702                                                       MSA128BOpnd:$wd_in,
1703                                                       MSA128BOpnd:$ws))];
1704   InstrItinClass Itinerary = NoItinerary;
1705   string Constraints = "$wd = $wd_in";
1706 }
1707
1708 class BNEG_B_DESC : MSA_3R_DESC_BASE<"bneg.b", vbneg_b, MSA128BOpnd>;
1709 class BNEG_H_DESC : MSA_3R_DESC_BASE<"bneg.h", vbneg_h, MSA128HOpnd>;
1710 class BNEG_W_DESC : MSA_3R_DESC_BASE<"bneg.w", vbneg_w, MSA128WOpnd>;
1711 class BNEG_D_DESC : MSA_3R_DESC_BASE<"bneg.d", vbneg_d, MSA128DOpnd>;
1712
1713 class BNEGI_B_DESC : MSA_BIT_B_DESC_BASE<"bnegi.b", xor, vsplat_uimm_pow2,
1714                                          MSA128BOpnd>;
1715 class BNEGI_H_DESC : MSA_BIT_H_DESC_BASE<"bnegi.h", xor, vsplat_uimm_pow2,
1716                                          MSA128HOpnd>;
1717 class BNEGI_W_DESC : MSA_BIT_W_DESC_BASE<"bnegi.w", xor, vsplat_uimm_pow2,
1718                                          MSA128WOpnd>;
1719 class BNEGI_D_DESC : MSA_BIT_D_DESC_BASE<"bnegi.d", xor, vsplat_uimm_pow2,
1720                                          MSA128DOpnd>;
1721
1722 class BNZ_B_DESC : MSA_CBRANCH_DESC_BASE<"bnz.b", MSA128BOpnd>;
1723 class BNZ_H_DESC : MSA_CBRANCH_DESC_BASE<"bnz.h", MSA128HOpnd>;
1724 class BNZ_W_DESC : MSA_CBRANCH_DESC_BASE<"bnz.w", MSA128WOpnd>;
1725 class BNZ_D_DESC : MSA_CBRANCH_DESC_BASE<"bnz.d", MSA128DOpnd>;
1726
1727 class BNZ_V_DESC : MSA_CBRANCH_DESC_BASE<"bnz.v", MSA128BOpnd>;
1728
1729 class BSEL_V_DESC {
1730   dag OutOperandList = (outs MSA128BOpnd:$wd);
1731   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1732                        MSA128BOpnd:$wt);
1733   string AsmString = "bsel.v\t$wd, $ws, $wt";
1734   // Note that vselect and BSEL_V treat the condition operand the opposite way
1735   // from each other.
1736   //   (vselect cond, if_set, if_clear)
1737   //   (BSEL_V cond, if_clear, if_set)
1738   list<dag> Pattern = [(set MSA128BOpnd:$wd,
1739                         (vselect MSA128BOpnd:$wd_in, MSA128BOpnd:$wt,
1740                                                      MSA128BOpnd:$ws))];
1741   InstrItinClass Itinerary = NoItinerary;
1742   string Constraints = "$wd = $wd_in";
1743 }
1744
1745 class BSELI_B_DESC {
1746   dag OutOperandList = (outs MSA128BOpnd:$wd);
1747   dag InOperandList = (ins MSA128BOpnd:$wd_in, MSA128BOpnd:$ws,
1748                            vsplat_uimm8:$u8);
1749   string AsmString = "bseli.b\t$wd, $ws, $u8";
1750   // Note that vselect and BSEL_V treat the condition operand the opposite way
1751   // from each other.
1752   //   (vselect cond, if_set, if_clear)
1753   //   (BSEL_V cond, if_clear, if_set)
1754   list<dag> Pattern = [(set MSA128BOpnd:$wd, (vselect MSA128BOpnd:$wd_in,
1755                                                       vsplati8_uimm8:$u8,
1756                                                       MSA128BOpnd:$ws))];
1757   InstrItinClass Itinerary = NoItinerary;
1758   string Constraints = "$wd = $wd_in";
1759 }
1760
1761 class BSET_B_DESC : MSA_3R_DESC_BASE<"bset.b", vbset_b, MSA128BOpnd>;
1762 class BSET_H_DESC : MSA_3R_DESC_BASE<"bset.h", vbset_h, MSA128HOpnd>;
1763 class BSET_W_DESC : MSA_3R_DESC_BASE<"bset.w", vbset_w, MSA128WOpnd>;
1764 class BSET_D_DESC : MSA_3R_DESC_BASE<"bset.d", vbset_d, MSA128DOpnd>;
1765
1766 class BSETI_B_DESC : MSA_BIT_B_DESC_BASE<"bseti.b", or, vsplat_uimm_pow2,
1767                                          MSA128BOpnd>;
1768 class BSETI_H_DESC : MSA_BIT_H_DESC_BASE<"bseti.h", or, vsplat_uimm_pow2,
1769                                          MSA128HOpnd>;
1770 class BSETI_W_DESC : MSA_BIT_W_DESC_BASE<"bseti.w", or, vsplat_uimm_pow2,
1771                                          MSA128WOpnd>;
1772 class BSETI_D_DESC : MSA_BIT_D_DESC_BASE<"bseti.d", or, vsplat_uimm_pow2,
1773                                          MSA128DOpnd>;
1774
1775 class BZ_B_DESC : MSA_CBRANCH_DESC_BASE<"bz.b", MSA128BOpnd>;
1776 class BZ_H_DESC : MSA_CBRANCH_DESC_BASE<"bz.h", MSA128HOpnd>;
1777 class BZ_W_DESC : MSA_CBRANCH_DESC_BASE<"bz.w", MSA128WOpnd>;
1778 class BZ_D_DESC : MSA_CBRANCH_DESC_BASE<"bz.d", MSA128DOpnd>;
1779
1780 class BZ_V_DESC : MSA_CBRANCH_DESC_BASE<"bz.v", MSA128BOpnd>;
1781
1782 class CEQ_B_DESC : MSA_3R_DESC_BASE<"ceq.b", vseteq_v16i8, MSA128BOpnd>,
1783                    IsCommutable;
1784 class CEQ_H_DESC : MSA_3R_DESC_BASE<"ceq.h", vseteq_v8i16, MSA128HOpnd>,
1785                    IsCommutable;
1786 class CEQ_W_DESC : MSA_3R_DESC_BASE<"ceq.w", vseteq_v4i32, MSA128WOpnd>,
1787                    IsCommutable;
1788 class CEQ_D_DESC : MSA_3R_DESC_BASE<"ceq.d", vseteq_v2i64, MSA128DOpnd>,
1789                    IsCommutable;
1790
1791 class CEQI_B_DESC : MSA_I5_DESC_BASE<"ceqi.b", vseteq_v16i8, vsplati8_simm5,
1792                                      MSA128BOpnd>;
1793 class CEQI_H_DESC : MSA_I5_DESC_BASE<"ceqi.h", vseteq_v8i16, vsplati16_simm5,
1794                                      MSA128HOpnd>;
1795 class CEQI_W_DESC : MSA_I5_DESC_BASE<"ceqi.w", vseteq_v4i32, vsplati32_simm5,
1796                                      MSA128WOpnd>;
1797 class CEQI_D_DESC : MSA_I5_DESC_BASE<"ceqi.d", vseteq_v2i64, vsplati64_simm5,
1798                                      MSA128DOpnd>;
1799
1800 class CFCMSA_DESC {
1801   dag OutOperandList = (outs GPR32Opnd:$rd);
1802   dag InOperandList = (ins MSA128CROpnd:$cs);
1803   string AsmString = "cfcmsa\t$rd, $cs";
1804   InstrItinClass Itinerary = NoItinerary;
1805   bit hasSideEffects = 1;
1806   bit isMoveReg = 1;
1807 }
1808
1809 class CLE_S_B_DESC : MSA_3R_DESC_BASE<"cle_s.b", vsetle_v16i8, MSA128BOpnd>;
1810 class CLE_S_H_DESC : MSA_3R_DESC_BASE<"cle_s.h", vsetle_v8i16, MSA128HOpnd>;
1811 class CLE_S_W_DESC : MSA_3R_DESC_BASE<"cle_s.w", vsetle_v4i32, MSA128WOpnd>;
1812 class CLE_S_D_DESC : MSA_3R_DESC_BASE<"cle_s.d", vsetle_v2i64, MSA128DOpnd>;
1813
1814 class CLE_U_B_DESC : MSA_3R_DESC_BASE<"cle_u.b", vsetule_v16i8, MSA128BOpnd>;
1815 class CLE_U_H_DESC : MSA_3R_DESC_BASE<"cle_u.h", vsetule_v8i16, MSA128HOpnd>;
1816 class CLE_U_W_DESC : MSA_3R_DESC_BASE<"cle_u.w", vsetule_v4i32, MSA128WOpnd>;
1817 class CLE_U_D_DESC : MSA_3R_DESC_BASE<"cle_u.d", vsetule_v2i64, MSA128DOpnd>;
1818
1819 class CLEI_S_B_DESC : MSA_I5_DESC_BASE<"clei_s.b", vsetle_v16i8,
1820                                        vsplati8_simm5,  MSA128BOpnd>;
1821 class CLEI_S_H_DESC : MSA_I5_DESC_BASE<"clei_s.h", vsetle_v8i16,
1822                                        vsplati16_simm5, MSA128HOpnd>;
1823 class CLEI_S_W_DESC : MSA_I5_DESC_BASE<"clei_s.w", vsetle_v4i32,
1824                                        vsplati32_simm5, MSA128WOpnd>;
1825 class CLEI_S_D_DESC : MSA_I5_DESC_BASE<"clei_s.d", vsetle_v2i64,
1826                                        vsplati64_simm5, MSA128DOpnd>;
1827
1828 class CLEI_U_B_DESC : MSA_I5_DESC_BASE<"clei_u.b", vsetule_v16i8,
1829                                        vsplati8_uimm5,  MSA128BOpnd>;
1830 class CLEI_U_H_DESC : MSA_I5_DESC_BASE<"clei_u.h", vsetule_v8i16,
1831                                        vsplati16_uimm5, MSA128HOpnd>;
1832 class CLEI_U_W_DESC : MSA_I5_DESC_BASE<"clei_u.w", vsetule_v4i32,
1833                                        vsplati32_uimm5, MSA128WOpnd>;
1834 class CLEI_U_D_DESC : MSA_I5_DESC_BASE<"clei_u.d", vsetule_v2i64,
1835                                        vsplati64_uimm5, MSA128DOpnd>;
1836
1837 class CLT_S_B_DESC : MSA_3R_DESC_BASE<"clt_s.b", vsetlt_v16i8, MSA128BOpnd>;
1838 class CLT_S_H_DESC : MSA_3R_DESC_BASE<"clt_s.h", vsetlt_v8i16, MSA128HOpnd>;
1839 class CLT_S_W_DESC : MSA_3R_DESC_BASE<"clt_s.w", vsetlt_v4i32, MSA128WOpnd>;
1840 class CLT_S_D_DESC : MSA_3R_DESC_BASE<"clt_s.d", vsetlt_v2i64, MSA128DOpnd>;
1841
1842 class CLT_U_B_DESC : MSA_3R_DESC_BASE<"clt_u.b", vsetult_v16i8, MSA128BOpnd>;
1843 class CLT_U_H_DESC : MSA_3R_DESC_BASE<"clt_u.h", vsetult_v8i16, MSA128HOpnd>;
1844 class CLT_U_W_DESC : MSA_3R_DESC_BASE<"clt_u.w", vsetult_v4i32, MSA128WOpnd>;
1845 class CLT_U_D_DESC : MSA_3R_DESC_BASE<"clt_u.d", vsetult_v2i64, MSA128DOpnd>;
1846
1847 class CLTI_S_B_DESC : MSA_I5_DESC_BASE<"clti_s.b", vsetlt_v16i8,
1848                                        vsplati8_simm5, MSA128BOpnd>;
1849 class CLTI_S_H_DESC : MSA_I5_DESC_BASE<"clti_s.h", vsetlt_v8i16,
1850                                        vsplati16_simm5, MSA128HOpnd>;
1851 class CLTI_S_W_DESC : MSA_I5_DESC_BASE<"clti_s.w", vsetlt_v4i32,
1852                                        vsplati32_simm5, MSA128WOpnd>;
1853 class CLTI_S_D_DESC : MSA_I5_DESC_BASE<"clti_s.d", vsetlt_v2i64,
1854                                        vsplati64_simm5, MSA128DOpnd>;
1855
1856 class CLTI_U_B_DESC : MSA_I5_DESC_BASE<"clti_u.b", vsetult_v16i8,
1857                                        vsplati8_uimm5, MSA128BOpnd>;
1858 class CLTI_U_H_DESC : MSA_I5_DESC_BASE<"clti_u.h", vsetult_v8i16,
1859                                        vsplati16_uimm5, MSA128HOpnd>;
1860 class CLTI_U_W_DESC : MSA_I5_DESC_BASE<"clti_u.w", vsetult_v4i32,
1861                                        vsplati32_uimm5, MSA128WOpnd>;
1862 class CLTI_U_D_DESC : MSA_I5_DESC_BASE<"clti_u.d", vsetult_v2i64,
1863                                        vsplati64_uimm5, MSA128DOpnd>;
1864
1865 class COPY_S_B_DESC : MSA_COPY_DESC_BASE<"copy_s.b", vextract_sext_i8,  v16i8,
1866                                          uimm4_ptr, immZExt4Ptr, GPR32Opnd,
1867                                          MSA128BOpnd>;
1868 class COPY_S_H_DESC : MSA_COPY_DESC_BASE<"copy_s.h", vextract_sext_i16, v8i16,
1869                                          uimm3_ptr, immZExt3Ptr, GPR32Opnd,
1870                                          MSA128HOpnd>;
1871 class COPY_S_W_DESC : MSA_COPY_DESC_BASE<"copy_s.w", vextract_sext_i32, v4i32,
1872                                          uimm2_ptr, immZExt2Ptr, GPR32Opnd,
1873                                          MSA128WOpnd>;
1874 class COPY_S_D_DESC : MSA_COPY_DESC_BASE<"copy_s.d", vextract_sext_i64, v2i64,
1875                                          uimm1_ptr, immZExt1Ptr, GPR64Opnd,
1876                                          MSA128DOpnd>;
1877
1878 class COPY_U_B_DESC : MSA_COPY_DESC_BASE<"copy_u.b", vextract_zext_i8,  v16i8,
1879                                          uimm4_ptr, immZExt4Ptr, GPR32Opnd,
1880                                          MSA128BOpnd>;
1881 class COPY_U_H_DESC : MSA_COPY_DESC_BASE<"copy_u.h", vextract_zext_i16, v8i16,
1882                                          uimm3_ptr, immZExt3Ptr, GPR32Opnd,
1883                                          MSA128HOpnd>;
1884 class COPY_U_W_DESC : MSA_COPY_DESC_BASE<"copy_u.w", vextract_zext_i32, v4i32,
1885                                          uimm2_ptr, immZExt2Ptr, GPR32Opnd,
1886                                          MSA128WOpnd>;
1887
1888 class COPY_FW_PSEUDO_DESC : MSA_COPY_PSEUDO_BASE<vector_extract, v4f32,
1889                                                  uimm2_ptr, immZExt2Ptr, FGR32,
1890                                                  MSA128W>;
1891 class COPY_FD_PSEUDO_DESC : MSA_COPY_PSEUDO_BASE<vector_extract, v2f64,
1892                                                  uimm1_ptr, immZExt1Ptr, FGR64,
1893                                                  MSA128D>;
1894
1895 class CTCMSA_DESC {
1896   dag OutOperandList = (outs);
1897   dag InOperandList = (ins MSA128CROpnd:$cd, GPR32Opnd:$rs);
1898   string AsmString = "ctcmsa\t$cd, $rs";
1899   InstrItinClass Itinerary = NoItinerary;
1900   bit hasSideEffects = 1;
1901   bit isMoveReg = 1;
1902 }
1903
1904 class DIV_S_B_DESC : MSA_3R_DESC_BASE<"div_s.b", sdiv, MSA128BOpnd>;
1905 class DIV_S_H_DESC : MSA_3R_DESC_BASE<"div_s.h", sdiv, MSA128HOpnd>;
1906 class DIV_S_W_DESC : MSA_3R_DESC_BASE<"div_s.w", sdiv, MSA128WOpnd>;
1907 class DIV_S_D_DESC : MSA_3R_DESC_BASE<"div_s.d", sdiv, MSA128DOpnd>;
1908
1909 class DIV_U_B_DESC : MSA_3R_DESC_BASE<"div_u.b", udiv, MSA128BOpnd>;
1910 class DIV_U_H_DESC : MSA_3R_DESC_BASE<"div_u.h", udiv, MSA128HOpnd>;
1911 class DIV_U_W_DESC : MSA_3R_DESC_BASE<"div_u.w", udiv, MSA128WOpnd>;
1912 class DIV_U_D_DESC : MSA_3R_DESC_BASE<"div_u.d", udiv, MSA128DOpnd>;
1913
1914 class DOTP_S_H_DESC : MSA_3R_DESC_BASE<"dotp_s.h", int_mips_dotp_s_h,
1915                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>,
1916                       IsCommutable;
1917 class DOTP_S_W_DESC : MSA_3R_DESC_BASE<"dotp_s.w", int_mips_dotp_s_w,
1918                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>,
1919                       IsCommutable;
1920 class DOTP_S_D_DESC : MSA_3R_DESC_BASE<"dotp_s.d", int_mips_dotp_s_d,
1921                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>,
1922                       IsCommutable;
1923
1924 class DOTP_U_H_DESC : MSA_3R_DESC_BASE<"dotp_u.h", int_mips_dotp_u_h,
1925                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>,
1926                       IsCommutable;
1927 class DOTP_U_W_DESC : MSA_3R_DESC_BASE<"dotp_u.w", int_mips_dotp_u_w,
1928                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>,
1929                       IsCommutable;
1930 class DOTP_U_D_DESC : MSA_3R_DESC_BASE<"dotp_u.d", int_mips_dotp_u_d,
1931                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>,
1932                       IsCommutable;
1933
1934 class DPADD_S_H_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.h", int_mips_dpadd_s_h,
1935                                            MSA128HOpnd, MSA128BOpnd,
1936                                            MSA128BOpnd>, IsCommutable;
1937 class DPADD_S_W_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.w", int_mips_dpadd_s_w,
1938                                            MSA128WOpnd, MSA128HOpnd,
1939                                            MSA128HOpnd>, IsCommutable;
1940 class DPADD_S_D_DESC : MSA_3R_4R_DESC_BASE<"dpadd_s.d", int_mips_dpadd_s_d,
1941                                            MSA128DOpnd, MSA128WOpnd,
1942                                            MSA128WOpnd>, IsCommutable;
1943
1944 class DPADD_U_H_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.h", int_mips_dpadd_u_h,
1945                                            MSA128HOpnd, MSA128BOpnd,
1946                                            MSA128BOpnd>, IsCommutable;
1947 class DPADD_U_W_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.w", int_mips_dpadd_u_w,
1948                                            MSA128WOpnd, MSA128HOpnd,
1949                                            MSA128HOpnd>, IsCommutable;
1950 class DPADD_U_D_DESC : MSA_3R_4R_DESC_BASE<"dpadd_u.d", int_mips_dpadd_u_d,
1951                                            MSA128DOpnd, MSA128WOpnd,
1952                                            MSA128WOpnd>, IsCommutable;
1953
1954 class DPSUB_S_H_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.h", int_mips_dpsub_s_h,
1955                                            MSA128HOpnd, MSA128BOpnd,
1956                                            MSA128BOpnd>;
1957 class DPSUB_S_W_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.w", int_mips_dpsub_s_w,
1958                                            MSA128WOpnd, MSA128HOpnd,
1959                                            MSA128HOpnd>;
1960 class DPSUB_S_D_DESC : MSA_3R_4R_DESC_BASE<"dpsub_s.d", int_mips_dpsub_s_d,
1961                                            MSA128DOpnd, MSA128WOpnd,
1962                                            MSA128WOpnd>;
1963
1964 class DPSUB_U_H_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.h", int_mips_dpsub_u_h,
1965                                            MSA128HOpnd, MSA128BOpnd,
1966                                            MSA128BOpnd>;
1967 class DPSUB_U_W_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.w", int_mips_dpsub_u_w,
1968                                            MSA128WOpnd, MSA128HOpnd,
1969                                            MSA128HOpnd>;
1970 class DPSUB_U_D_DESC : MSA_3R_4R_DESC_BASE<"dpsub_u.d", int_mips_dpsub_u_d,
1971                                            MSA128DOpnd, MSA128WOpnd,
1972                                            MSA128WOpnd>;
1973
1974 class FADD_W_DESC : MSA_3RF_DESC_BASE<"fadd.w", fadd, MSA128WOpnd>,
1975                     IsCommutable;
1976 class FADD_D_DESC : MSA_3RF_DESC_BASE<"fadd.d", fadd, MSA128DOpnd>,
1977                     IsCommutable;
1978
1979 class FCAF_W_DESC : MSA_3RF_DESC_BASE<"fcaf.w", int_mips_fcaf_w, MSA128WOpnd>,
1980                     IsCommutable;
1981 class FCAF_D_DESC : MSA_3RF_DESC_BASE<"fcaf.d", int_mips_fcaf_d, MSA128DOpnd>,
1982                     IsCommutable;
1983
1984 class FCEQ_W_DESC : MSA_3RF_DESC_BASE<"fceq.w", vfsetoeq_v4f32, MSA128WOpnd>,
1985                     IsCommutable;
1986 class FCEQ_D_DESC : MSA_3RF_DESC_BASE<"fceq.d", vfsetoeq_v2f64, MSA128DOpnd>,
1987                     IsCommutable;
1988
1989 class FCLASS_W_DESC : MSA_2RF_DESC_BASE<"fclass.w", int_mips_fclass_w,
1990                                         MSA128WOpnd>;
1991 class FCLASS_D_DESC : MSA_2RF_DESC_BASE<"fclass.d", int_mips_fclass_d,
1992                                         MSA128DOpnd>;
1993
1994 class FCLE_W_DESC : MSA_3RF_DESC_BASE<"fcle.w", vfsetole_v4f32, MSA128WOpnd>;
1995 class FCLE_D_DESC : MSA_3RF_DESC_BASE<"fcle.d", vfsetole_v2f64, MSA128DOpnd>;
1996
1997 class FCLT_W_DESC : MSA_3RF_DESC_BASE<"fclt.w", vfsetolt_v4f32, MSA128WOpnd>;
1998 class FCLT_D_DESC : MSA_3RF_DESC_BASE<"fclt.d", vfsetolt_v2f64, MSA128DOpnd>;
1999
2000 class FCNE_W_DESC : MSA_3RF_DESC_BASE<"fcne.w", vfsetone_v4f32, MSA128WOpnd>,
2001                     IsCommutable;
2002 class FCNE_D_DESC : MSA_3RF_DESC_BASE<"fcne.d", vfsetone_v2f64, MSA128DOpnd>,
2003                     IsCommutable;
2004
2005 class FCOR_W_DESC : MSA_3RF_DESC_BASE<"fcor.w", vfsetord_v4f32, MSA128WOpnd>,
2006                     IsCommutable;
2007 class FCOR_D_DESC : MSA_3RF_DESC_BASE<"fcor.d", vfsetord_v2f64, MSA128DOpnd>,
2008                     IsCommutable;
2009
2010 class FCUEQ_W_DESC : MSA_3RF_DESC_BASE<"fcueq.w", vfsetueq_v4f32, MSA128WOpnd>,
2011                      IsCommutable;
2012 class FCUEQ_D_DESC : MSA_3RF_DESC_BASE<"fcueq.d", vfsetueq_v2f64, MSA128DOpnd>,
2013                      IsCommutable;
2014
2015 class FCULE_W_DESC : MSA_3RF_DESC_BASE<"fcule.w", vfsetule_v4f32, MSA128WOpnd>,
2016                      IsCommutable;
2017 class FCULE_D_DESC : MSA_3RF_DESC_BASE<"fcule.d", vfsetule_v2f64, MSA128DOpnd>,
2018                      IsCommutable;
2019
2020 class FCULT_W_DESC : MSA_3RF_DESC_BASE<"fcult.w", vfsetult_v4f32, MSA128WOpnd>,
2021                      IsCommutable;
2022 class FCULT_D_DESC : MSA_3RF_DESC_BASE<"fcult.d", vfsetult_v2f64, MSA128DOpnd>,
2023                      IsCommutable;
2024
2025 class FCUN_W_DESC : MSA_3RF_DESC_BASE<"fcun.w", vfsetun_v4f32, MSA128WOpnd>,
2026                     IsCommutable;
2027 class FCUN_D_DESC : MSA_3RF_DESC_BASE<"fcun.d", vfsetun_v2f64, MSA128DOpnd>,
2028                     IsCommutable;
2029
2030 class FCUNE_W_DESC : MSA_3RF_DESC_BASE<"fcune.w", vfsetune_v4f32, MSA128WOpnd>,
2031                      IsCommutable;
2032 class FCUNE_D_DESC : MSA_3RF_DESC_BASE<"fcune.d", vfsetune_v2f64, MSA128DOpnd>,
2033                      IsCommutable;
2034
2035 class FDIV_W_DESC : MSA_3RF_DESC_BASE<"fdiv.w", fdiv, MSA128WOpnd>;
2036 class FDIV_D_DESC : MSA_3RF_DESC_BASE<"fdiv.d", fdiv, MSA128DOpnd>;
2037
2038 class FEXDO_H_DESC : MSA_3RF_DESC_BASE<"fexdo.h", int_mips_fexdo_h,
2039                                        MSA128HOpnd, MSA128WOpnd, MSA128WOpnd>;
2040 class FEXDO_W_DESC : MSA_3RF_DESC_BASE<"fexdo.w", int_mips_fexdo_w,
2041                                        MSA128WOpnd, MSA128DOpnd, MSA128DOpnd>;
2042
2043 // The fexp2.df instruction multiplies the first operand by 2 to the power of
2044 // the second operand. We therefore need a pseudo-insn in order to invent the
2045 // 1.0 when we only need to match ISD::FEXP2.
2046 class FEXP2_W_DESC : MSA_3RF_DESC_BASE<"fexp2.w", mul_fexp2, MSA128WOpnd>;
2047 class FEXP2_D_DESC : MSA_3RF_DESC_BASE<"fexp2.d", mul_fexp2, MSA128DOpnd>;
2048 let usesCustomInserter = 1, hasNoSchedulingInfo = 1 in {
2049   class FEXP2_W_1_PSEUDO_DESC :
2050       MSAPseudo<(outs MSA128W:$wd), (ins MSA128W:$ws),
2051                 [(set MSA128W:$wd, (fexp2 MSA128W:$ws))]>;
2052   class FEXP2_D_1_PSEUDO_DESC :
2053       MSAPseudo<(outs MSA128D:$wd), (ins MSA128D:$ws),
2054                 [(set MSA128D:$wd, (fexp2 MSA128D:$ws))]>;
2055 }
2056
2057 class FEXUPL_W_DESC : MSA_2RF_DESC_BASE<"fexupl.w", int_mips_fexupl_w,
2058                                         MSA128WOpnd, MSA128HOpnd>;
2059 class FEXUPL_D_DESC : MSA_2RF_DESC_BASE<"fexupl.d", int_mips_fexupl_d,
2060                                         MSA128DOpnd, MSA128WOpnd>;
2061
2062 class FEXUPR_W_DESC : MSA_2RF_DESC_BASE<"fexupr.w", int_mips_fexupr_w,
2063                                         MSA128WOpnd, MSA128HOpnd>;
2064 class FEXUPR_D_DESC : MSA_2RF_DESC_BASE<"fexupr.d", int_mips_fexupr_d,
2065                                         MSA128DOpnd, MSA128WOpnd>;
2066
2067 class FFINT_S_W_DESC : MSA_2RF_DESC_BASE<"ffint_s.w", sint_to_fp, MSA128WOpnd>;
2068 class FFINT_S_D_DESC : MSA_2RF_DESC_BASE<"ffint_s.d", sint_to_fp, MSA128DOpnd>;
2069
2070 class FFINT_U_W_DESC : MSA_2RF_DESC_BASE<"ffint_u.w", uint_to_fp, MSA128WOpnd>;
2071 class FFINT_U_D_DESC : MSA_2RF_DESC_BASE<"ffint_u.d", uint_to_fp, MSA128DOpnd>;
2072
2073 class FFQL_W_DESC : MSA_2RF_DESC_BASE<"ffql.w", int_mips_ffql_w,
2074                                       MSA128WOpnd, MSA128HOpnd>;
2075 class FFQL_D_DESC : MSA_2RF_DESC_BASE<"ffql.d", int_mips_ffql_d,
2076                                       MSA128DOpnd, MSA128WOpnd>;
2077
2078 class FFQR_W_DESC : MSA_2RF_DESC_BASE<"ffqr.w", int_mips_ffqr_w,
2079                                       MSA128WOpnd, MSA128HOpnd>;
2080 class FFQR_D_DESC : MSA_2RF_DESC_BASE<"ffqr.d", int_mips_ffqr_d,
2081                                       MSA128DOpnd, MSA128WOpnd>;
2082
2083 class FILL_B_DESC : MSA_2R_FILL_DESC_BASE<"fill.b", v16i8, vsplati8,
2084                                           MSA128BOpnd, GPR32Opnd>;
2085 class FILL_H_DESC : MSA_2R_FILL_DESC_BASE<"fill.h", v8i16, vsplati16,
2086                                           MSA128HOpnd, GPR32Opnd>;
2087 class FILL_W_DESC : MSA_2R_FILL_DESC_BASE<"fill.w", v4i32, vsplati32,
2088                                           MSA128WOpnd, GPR32Opnd>;
2089 class FILL_D_DESC : MSA_2R_FILL_DESC_BASE<"fill.d", v2i64, vsplati64,
2090                                           MSA128DOpnd, GPR64Opnd>;
2091
2092 class FILL_FW_PSEUDO_DESC : MSA_2R_FILL_PSEUDO_BASE<v4f32, vsplatf32, MSA128W,
2093                                                     FGR32>;
2094 class FILL_FD_PSEUDO_DESC : MSA_2R_FILL_PSEUDO_BASE<v2f64, vsplatf64, MSA128D,
2095                                                     FGR64>;
2096
2097 class FLOG2_W_DESC : MSA_2RF_DESC_BASE<"flog2.w", flog2, MSA128WOpnd>;
2098 class FLOG2_D_DESC : MSA_2RF_DESC_BASE<"flog2.d", flog2, MSA128DOpnd>;
2099
2100 class FMADD_W_DESC : MSA_3RF_4RF_DESC_BASE<"fmadd.w", fma, MSA128WOpnd>;
2101 class FMADD_D_DESC : MSA_3RF_4RF_DESC_BASE<"fmadd.d", fma, MSA128DOpnd>;
2102
2103 class FMAX_W_DESC : MSA_3RF_DESC_BASE<"fmax.w", int_mips_fmax_w, MSA128WOpnd>;
2104 class FMAX_D_DESC : MSA_3RF_DESC_BASE<"fmax.d", int_mips_fmax_d, MSA128DOpnd>;
2105
2106 class FMAX_A_W_DESC : MSA_3RF_DESC_BASE<"fmax_a.w", int_mips_fmax_a_w,
2107                                         MSA128WOpnd>;
2108 class FMAX_A_D_DESC : MSA_3RF_DESC_BASE<"fmax_a.d", int_mips_fmax_a_d,
2109                                         MSA128DOpnd>;
2110
2111 class FMIN_W_DESC : MSA_3RF_DESC_BASE<"fmin.w", int_mips_fmin_w, MSA128WOpnd>;
2112 class FMIN_D_DESC : MSA_3RF_DESC_BASE<"fmin.d", int_mips_fmin_d, MSA128DOpnd>;
2113
2114 class FMIN_A_W_DESC : MSA_3RF_DESC_BASE<"fmin_a.w", int_mips_fmin_a_w,
2115                                         MSA128WOpnd>;
2116 class FMIN_A_D_DESC : MSA_3RF_DESC_BASE<"fmin_a.d", int_mips_fmin_a_d,
2117                                         MSA128DOpnd>;
2118
2119 class FMSUB_W_DESC : MSA_3RF_4RF_DESC_BASE<"fmsub.w", MipsFMS, MSA128WOpnd>;
2120 class FMSUB_D_DESC : MSA_3RF_4RF_DESC_BASE<"fmsub.d", MipsFMS, MSA128DOpnd>;
2121
2122 class FMUL_W_DESC : MSA_3RF_DESC_BASE<"fmul.w", fmul, MSA128WOpnd>;
2123 class FMUL_D_DESC : MSA_3RF_DESC_BASE<"fmul.d", fmul, MSA128DOpnd>;
2124
2125 class FRINT_W_DESC : MSA_2RF_DESC_BASE<"frint.w", frint, MSA128WOpnd>;
2126 class FRINT_D_DESC : MSA_2RF_DESC_BASE<"frint.d", frint, MSA128DOpnd>;
2127
2128 class FRCP_W_DESC : MSA_2RF_DESC_BASE<"frcp.w", int_mips_frcp_w, MSA128WOpnd>;
2129 class FRCP_D_DESC : MSA_2RF_DESC_BASE<"frcp.d", int_mips_frcp_d, MSA128DOpnd>;
2130
2131 class FRSQRT_W_DESC : MSA_2RF_DESC_BASE<"frsqrt.w", int_mips_frsqrt_w,
2132                                         MSA128WOpnd>;
2133 class FRSQRT_D_DESC : MSA_2RF_DESC_BASE<"frsqrt.d", int_mips_frsqrt_d,
2134                                         MSA128DOpnd>;
2135
2136 class FSAF_W_DESC : MSA_3RF_DESC_BASE<"fsaf.w", int_mips_fsaf_w, MSA128WOpnd>;
2137 class FSAF_D_DESC : MSA_3RF_DESC_BASE<"fsaf.d", int_mips_fsaf_d, MSA128DOpnd>;
2138
2139 class FSEQ_W_DESC : MSA_3RF_DESC_BASE<"fseq.w", int_mips_fseq_w, MSA128WOpnd>;
2140 class FSEQ_D_DESC : MSA_3RF_DESC_BASE<"fseq.d", int_mips_fseq_d, MSA128DOpnd>;
2141
2142 class FSLE_W_DESC : MSA_3RF_DESC_BASE<"fsle.w", int_mips_fsle_w, MSA128WOpnd>;
2143 class FSLE_D_DESC : MSA_3RF_DESC_BASE<"fsle.d", int_mips_fsle_d, MSA128DOpnd>;
2144
2145 class FSLT_W_DESC : MSA_3RF_DESC_BASE<"fslt.w", int_mips_fslt_w, MSA128WOpnd>;
2146 class FSLT_D_DESC : MSA_3RF_DESC_BASE<"fslt.d", int_mips_fslt_d, MSA128DOpnd>;
2147
2148 class FSNE_W_DESC : MSA_3RF_DESC_BASE<"fsne.w", int_mips_fsne_w, MSA128WOpnd>;
2149 class FSNE_D_DESC : MSA_3RF_DESC_BASE<"fsne.d", int_mips_fsne_d, MSA128DOpnd>;
2150
2151 class FSOR_W_DESC : MSA_3RF_DESC_BASE<"fsor.w", int_mips_fsor_w, MSA128WOpnd>;
2152 class FSOR_D_DESC : MSA_3RF_DESC_BASE<"fsor.d", int_mips_fsor_d, MSA128DOpnd>;
2153
2154 class FSQRT_W_DESC : MSA_2RF_DESC_BASE<"fsqrt.w", fsqrt, MSA128WOpnd>;
2155 class FSQRT_D_DESC : MSA_2RF_DESC_BASE<"fsqrt.d", fsqrt, MSA128DOpnd>;
2156
2157 class FSUB_W_DESC : MSA_3RF_DESC_BASE<"fsub.w", fsub, MSA128WOpnd>;
2158 class FSUB_D_DESC : MSA_3RF_DESC_BASE<"fsub.d", fsub, MSA128DOpnd>;
2159
2160 class FSUEQ_W_DESC : MSA_3RF_DESC_BASE<"fsueq.w", int_mips_fsueq_w,
2161                                        MSA128WOpnd>;
2162 class FSUEQ_D_DESC : MSA_3RF_DESC_BASE<"fsueq.d", int_mips_fsueq_d,
2163                                        MSA128DOpnd>;
2164
2165 class FSULE_W_DESC : MSA_3RF_DESC_BASE<"fsule.w", int_mips_fsule_w,
2166                                        MSA128WOpnd>;
2167 class FSULE_D_DESC : MSA_3RF_DESC_BASE<"fsule.d", int_mips_fsule_d,
2168                                        MSA128DOpnd>;
2169
2170 class FSULT_W_DESC : MSA_3RF_DESC_BASE<"fsult.w", int_mips_fsult_w,
2171                                        MSA128WOpnd>;
2172 class FSULT_D_DESC : MSA_3RF_DESC_BASE<"fsult.d", int_mips_fsult_d,
2173                                        MSA128DOpnd>;
2174
2175 class FSUN_W_DESC : MSA_3RF_DESC_BASE<"fsun.w", int_mips_fsun_w,
2176                                       MSA128WOpnd>;
2177 class FSUN_D_DESC : MSA_3RF_DESC_BASE<"fsun.d", int_mips_fsun_d,
2178                                       MSA128DOpnd>;
2179
2180 class FSUNE_W_DESC : MSA_3RF_DESC_BASE<"fsune.w", int_mips_fsune_w,
2181                                        MSA128WOpnd>;
2182 class FSUNE_D_DESC : MSA_3RF_DESC_BASE<"fsune.d", int_mips_fsune_d,
2183                                        MSA128DOpnd>;
2184
2185 class FTINT_S_W_DESC : MSA_2RF_DESC_BASE<"ftint_s.w", int_mips_ftint_s_w,
2186                                          MSA128WOpnd>;
2187 class FTINT_S_D_DESC : MSA_2RF_DESC_BASE<"ftint_s.d", int_mips_ftint_s_d,
2188                                          MSA128DOpnd>;
2189
2190 class FTINT_U_W_DESC : MSA_2RF_DESC_BASE<"ftint_u.w", int_mips_ftint_u_w,
2191                                          MSA128WOpnd>;
2192 class FTINT_U_D_DESC : MSA_2RF_DESC_BASE<"ftint_u.d", int_mips_ftint_u_d,
2193                                          MSA128DOpnd>;
2194
2195 class FTQ_H_DESC : MSA_3RF_DESC_BASE<"ftq.h", int_mips_ftq_h,
2196                                      MSA128HOpnd, MSA128WOpnd, MSA128WOpnd>;
2197 class FTQ_W_DESC : MSA_3RF_DESC_BASE<"ftq.w", int_mips_ftq_w,
2198                                      MSA128WOpnd, MSA128DOpnd, MSA128DOpnd>;
2199
2200 class FTRUNC_S_W_DESC : MSA_2RF_DESC_BASE<"ftrunc_s.w", fp_to_sint,
2201                                           MSA128WOpnd>;
2202 class FTRUNC_S_D_DESC : MSA_2RF_DESC_BASE<"ftrunc_s.d", fp_to_sint,
2203                                           MSA128DOpnd>;
2204
2205 class FTRUNC_U_W_DESC : MSA_2RF_DESC_BASE<"ftrunc_u.w", fp_to_uint,
2206                                           MSA128WOpnd>;
2207 class FTRUNC_U_D_DESC : MSA_2RF_DESC_BASE<"ftrunc_u.d", fp_to_uint,
2208                                           MSA128DOpnd>;
2209
2210 class HADD_S_H_DESC : MSA_3R_DESC_BASE<"hadd_s.h", int_mips_hadd_s_h,
2211                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2212 class HADD_S_W_DESC : MSA_3R_DESC_BASE<"hadd_s.w", int_mips_hadd_s_w,
2213                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2214 class HADD_S_D_DESC : MSA_3R_DESC_BASE<"hadd_s.d", int_mips_hadd_s_d,
2215                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2216
2217 class HADD_U_H_DESC : MSA_3R_DESC_BASE<"hadd_u.h", int_mips_hadd_u_h,
2218                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2219 class HADD_U_W_DESC : MSA_3R_DESC_BASE<"hadd_u.w", int_mips_hadd_u_w,
2220                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2221 class HADD_U_D_DESC : MSA_3R_DESC_BASE<"hadd_u.d", int_mips_hadd_u_d,
2222                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2223
2224 class HSUB_S_H_DESC : MSA_3R_DESC_BASE<"hsub_s.h", int_mips_hsub_s_h,
2225                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2226 class HSUB_S_W_DESC : MSA_3R_DESC_BASE<"hsub_s.w", int_mips_hsub_s_w,
2227                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2228 class HSUB_S_D_DESC : MSA_3R_DESC_BASE<"hsub_s.d", int_mips_hsub_s_d,
2229                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2230
2231 class HSUB_U_H_DESC : MSA_3R_DESC_BASE<"hsub_u.h", int_mips_hsub_u_h,
2232                                        MSA128HOpnd, MSA128BOpnd, MSA128BOpnd>;
2233 class HSUB_U_W_DESC : MSA_3R_DESC_BASE<"hsub_u.w", int_mips_hsub_u_w,
2234                                        MSA128WOpnd, MSA128HOpnd, MSA128HOpnd>;
2235 class HSUB_U_D_DESC : MSA_3R_DESC_BASE<"hsub_u.d", int_mips_hsub_u_d,
2236                                        MSA128DOpnd, MSA128WOpnd, MSA128WOpnd>;
2237
2238 class ILVEV_B_DESC : MSA_3R_DESC_BASE<"ilvev.b", MipsILVEV, MSA128BOpnd>;
2239 class ILVEV_H_DESC : MSA_3R_DESC_BASE<"ilvev.h", MipsILVEV, MSA128HOpnd>;
2240 class ILVEV_W_DESC : MSA_3R_DESC_BASE<"ilvev.w", MipsILVEV, MSA128WOpnd>;
2241 class ILVEV_D_DESC : MSA_3R_DESC_BASE<"ilvev.d", MipsILVEV, MSA128DOpnd>;
2242
2243 class ILVL_B_DESC : MSA_3R_DESC_BASE<"ilvl.b", MipsILVL, MSA128BOpnd>;
2244 class ILVL_H_DESC : MSA_3R_DESC_BASE<"ilvl.h", MipsILVL, MSA128HOpnd>;
2245 class ILVL_W_DESC : MSA_3R_DESC_BASE<"ilvl.w", MipsILVL, MSA128WOpnd>;
2246 class ILVL_D_DESC : MSA_3R_DESC_BASE<"ilvl.d", MipsILVL, MSA128DOpnd>;
2247
2248 class ILVOD_B_DESC : MSA_3R_DESC_BASE<"ilvod.b", MipsILVOD, MSA128BOpnd>;
2249 class ILVOD_H_DESC : MSA_3R_DESC_BASE<"ilvod.h", MipsILVOD, MSA128HOpnd>;
2250 class ILVOD_W_DESC : MSA_3R_DESC_BASE<"ilvod.w", MipsILVOD, MSA128WOpnd>;
2251 class ILVOD_D_DESC : MSA_3R_DESC_BASE<"ilvod.d", MipsILVOD, MSA128DOpnd>;
2252
2253 class ILVR_B_DESC : MSA_3R_DESC_BASE<"ilvr.b", MipsILVR, MSA128BOpnd>;
2254 class ILVR_H_DESC : MSA_3R_DESC_BASE<"ilvr.h", MipsILVR, MSA128HOpnd>;
2255 class ILVR_W_DESC : MSA_3R_DESC_BASE<"ilvr.w", MipsILVR, MSA128WOpnd>;
2256 class ILVR_D_DESC : MSA_3R_DESC_BASE<"ilvr.d", MipsILVR, MSA128DOpnd>;
2257
2258 class INSERT_B_DESC : MSA_INSERT_DESC_BASE<"insert.b", vinsert_v16i8, uimm4,
2259                                            immZExt4Ptr, MSA128BOpnd, GPR32Opnd>;
2260 class INSERT_H_DESC : MSA_INSERT_DESC_BASE<"insert.h", vinsert_v8i16, uimm3,
2261                                            immZExt3Ptr, MSA128HOpnd, GPR32Opnd>;
2262 class INSERT_W_DESC : MSA_INSERT_DESC_BASE<"insert.w", vinsert_v4i32, uimm2,
2263                                            immZExt2Ptr, MSA128WOpnd, GPR32Opnd>;
2264 class INSERT_D_DESC : MSA_INSERT_DESC_BASE<"insert.d", vinsert_v2i64, uimm1,
2265                                            immZExt1Ptr, MSA128DOpnd, GPR64Opnd>;
2266
2267 class INSERT_B_VIDX_PSEUDO_DESC :
2268     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v16i8, MSA128BOpnd, GPR32Opnd, GPR32Opnd>;
2269 class INSERT_H_VIDX_PSEUDO_DESC :
2270     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v8i16, MSA128HOpnd, GPR32Opnd, GPR32Opnd>;
2271 class INSERT_W_VIDX_PSEUDO_DESC :
2272     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4i32, MSA128WOpnd, GPR32Opnd, GPR32Opnd>;
2273 class INSERT_D_VIDX_PSEUDO_DESC :
2274     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2i64, MSA128DOpnd, GPR64Opnd, GPR32Opnd>;
2275
2276 class INSERT_FW_PSEUDO_DESC : MSA_INSERT_PSEUDO_BASE<vector_insert, v4f32,
2277                                                      uimm2, immZExt2Ptr,
2278                                                      MSA128WOpnd, FGR32Opnd>;
2279 class INSERT_FD_PSEUDO_DESC : MSA_INSERT_PSEUDO_BASE<vector_insert, v2f64,
2280                                                      uimm1, immZExt1Ptr,
2281                                                      MSA128DOpnd, FGR64Opnd>;
2282
2283 class INSERT_FW_VIDX_PSEUDO_DESC :
2284     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4f32, MSA128WOpnd, FGR32Opnd, GPR32Opnd>;
2285 class INSERT_FD_VIDX_PSEUDO_DESC :
2286     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2f64, MSA128DOpnd, FGR64Opnd, GPR32Opnd>;
2287
2288 class INSERT_B_VIDX64_PSEUDO_DESC :
2289     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v16i8, MSA128BOpnd, GPR32Opnd, GPR64Opnd>;
2290 class INSERT_H_VIDX64_PSEUDO_DESC :
2291     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v8i16, MSA128HOpnd, GPR32Opnd, GPR64Opnd>;
2292 class INSERT_W_VIDX64_PSEUDO_DESC :
2293     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4i32, MSA128WOpnd, GPR32Opnd, GPR64Opnd>;
2294 class INSERT_D_VIDX64_PSEUDO_DESC :
2295     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2i64, MSA128DOpnd, GPR64Opnd, GPR64Opnd>;
2296
2297 class INSERT_FW_VIDX64_PSEUDO_DESC :
2298     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v4f32, MSA128WOpnd, FGR32Opnd, GPR64Opnd>;
2299 class INSERT_FD_VIDX64_PSEUDO_DESC :
2300     MSA_INSERT_VIDX_PSEUDO_BASE<vector_insert, v2f64, MSA128DOpnd, FGR64Opnd, GPR64Opnd>;
2301
2302 class INSVE_B_DESC : MSA_INSVE_DESC_BASE<"insve.b", insve_v16i8, uimm4, immZExt4,
2303                                          MSA128BOpnd>;
2304 class INSVE_H_DESC : MSA_INSVE_DESC_BASE<"insve.h", insve_v8i16, uimm3, immZExt3,
2305                                          MSA128HOpnd>;
2306 class INSVE_W_DESC : MSA_INSVE_DESC_BASE<"insve.w", insve_v4i32, uimm2, immZExt2,
2307                                          MSA128WOpnd>;
2308 class INSVE_D_DESC : MSA_INSVE_DESC_BASE<"insve.d", insve_v2i64, uimm1, immZExt1,
2309                                          MSA128DOpnd>;
2310
2311 class LD_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
2312                    ValueType TyNode, RegisterOperand ROWD,
2313                    Operand MemOpnd, ComplexPattern Addr = addrimm10,
2314                    InstrItinClass itin = NoItinerary> {
2315   dag OutOperandList = (outs ROWD:$wd);
2316   dag InOperandList = (ins MemOpnd:$addr);
2317   string AsmString = !strconcat(instr_asm, "\t$wd, $addr");
2318   list<dag> Pattern = [(set ROWD:$wd, (TyNode (OpNode Addr:$addr)))];
2319   InstrItinClass Itinerary = itin;
2320   string DecoderMethod = "DecodeMSA128Mem";
2321 }
2322
2323 class LD_B_DESC : LD_DESC_BASE<"ld.b", load, v16i8, MSA128BOpnd, mem_simm10>;
2324 class LD_H_DESC : LD_DESC_BASE<"ld.h", load, v8i16, MSA128HOpnd,
2325                                mem_simm10_lsl1, addrimm10lsl1>;
2326 class LD_W_DESC : LD_DESC_BASE<"ld.w", load, v4i32, MSA128WOpnd,
2327                                mem_simm10_lsl2, addrimm10lsl2>;
2328 class LD_D_DESC : LD_DESC_BASE<"ld.d", load, v2i64, MSA128DOpnd,
2329                                mem_simm10_lsl3, addrimm10lsl3>;
2330
2331 class LDI_B_DESC : MSA_I10_LDI_DESC_BASE<"ldi.b", MSA128BOpnd>;
2332 class LDI_H_DESC : MSA_I10_LDI_DESC_BASE<"ldi.h", MSA128HOpnd>;
2333 class LDI_W_DESC : MSA_I10_LDI_DESC_BASE<"ldi.w", MSA128WOpnd>;
2334 class LDI_D_DESC : MSA_I10_LDI_DESC_BASE<"ldi.d", MSA128DOpnd>;
2335
2336 class LSA_DESC_BASE<string instr_asm, RegisterOperand RORD,
2337                     InstrItinClass itin = NoItinerary> {
2338   dag OutOperandList = (outs RORD:$rd);
2339   dag InOperandList = (ins RORD:$rs, RORD:$rt, uimm2_plus1:$sa);
2340   string AsmString = !strconcat(instr_asm, "\t$rd, $rs, $rt, $sa");
2341   list<dag> Pattern = [(set RORD:$rd, (add RORD:$rt,
2342                                                 (shl RORD:$rs,
2343                                                      immZExt2Lsa:$sa)))];
2344   InstrItinClass Itinerary = itin;
2345 }
2346
2347 class LSA_DESC : LSA_DESC_BASE<"lsa", GPR32Opnd, II_LSA>;
2348 class DLSA_DESC : LSA_DESC_BASE<"dlsa", GPR64Opnd, II_DLSA>;
2349
2350 class MADD_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"madd_q.h", int_mips_madd_q_h,
2351                                             MSA128HOpnd>;
2352 class MADD_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"madd_q.w", int_mips_madd_q_w,
2353                                             MSA128WOpnd>;
2354
2355 class MADDR_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"maddr_q.h", int_mips_maddr_q_h,
2356                                              MSA128HOpnd>;
2357 class MADDR_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"maddr_q.w", int_mips_maddr_q_w,
2358                                              MSA128WOpnd>;
2359
2360 class MADDV_B_DESC : MSA_3R_4R_DESC_BASE<"maddv.b", muladd, MSA128BOpnd>;
2361 class MADDV_H_DESC : MSA_3R_4R_DESC_BASE<"maddv.h", muladd, MSA128HOpnd>;
2362 class MADDV_W_DESC : MSA_3R_4R_DESC_BASE<"maddv.w", muladd, MSA128WOpnd>;
2363 class MADDV_D_DESC : MSA_3R_4R_DESC_BASE<"maddv.d", muladd, MSA128DOpnd>;
2364
2365 class MAX_A_B_DESC : MSA_3R_DESC_BASE<"max_a.b", int_mips_max_a_b, MSA128BOpnd>;
2366 class MAX_A_H_DESC : MSA_3R_DESC_BASE<"max_a.h", int_mips_max_a_h, MSA128HOpnd>;
2367 class MAX_A_W_DESC : MSA_3R_DESC_BASE<"max_a.w", int_mips_max_a_w, MSA128WOpnd>;
2368 class MAX_A_D_DESC : MSA_3R_DESC_BASE<"max_a.d", int_mips_max_a_d, MSA128DOpnd>;
2369
2370 class MAX_S_B_DESC : MSA_3R_DESC_BASE<"max_s.b", smax, MSA128BOpnd>;
2371 class MAX_S_H_DESC : MSA_3R_DESC_BASE<"max_s.h", smax, MSA128HOpnd>;
2372 class MAX_S_W_DESC : MSA_3R_DESC_BASE<"max_s.w", smax, MSA128WOpnd>;
2373 class MAX_S_D_DESC : MSA_3R_DESC_BASE<"max_s.d", smax, MSA128DOpnd>;
2374
2375 class MAX_U_B_DESC : MSA_3R_DESC_BASE<"max_u.b", umax, MSA128BOpnd>;
2376 class MAX_U_H_DESC : MSA_3R_DESC_BASE<"max_u.h", umax, MSA128HOpnd>;
2377 class MAX_U_W_DESC : MSA_3R_DESC_BASE<"max_u.w", umax, MSA128WOpnd>;
2378 class MAX_U_D_DESC : MSA_3R_DESC_BASE<"max_u.d", umax, MSA128DOpnd>;
2379
2380 class MAXI_S_B_DESC : MSA_I5_DESC_BASE<"maxi_s.b", smax, vsplati8_simm5,
2381                                        MSA128BOpnd>;
2382 class MAXI_S_H_DESC : MSA_I5_DESC_BASE<"maxi_s.h", smax, vsplati16_simm5,
2383                                        MSA128HOpnd>;
2384 class MAXI_S_W_DESC : MSA_I5_DESC_BASE<"maxi_s.w", smax, vsplati32_simm5,
2385                                        MSA128WOpnd>;
2386 class MAXI_S_D_DESC : MSA_I5_DESC_BASE<"maxi_s.d", smax, vsplati64_simm5,
2387                                        MSA128DOpnd>;
2388
2389 class MAXI_U_B_DESC : MSA_I5_DESC_BASE<"maxi_u.b", umax, vsplati8_uimm5,
2390                                        MSA128BOpnd>;
2391 class MAXI_U_H_DESC : MSA_I5_DESC_BASE<"maxi_u.h", umax, vsplati16_uimm5,
2392                                        MSA128HOpnd>;
2393 class MAXI_U_W_DESC : MSA_I5_DESC_BASE<"maxi_u.w", umax, vsplati32_uimm5,
2394                                        MSA128WOpnd>;
2395 class MAXI_U_D_DESC : MSA_I5_DESC_BASE<"maxi_u.d", umax, vsplati64_uimm5,
2396                                        MSA128DOpnd>;
2397
2398 class MIN_A_B_DESC : MSA_3R_DESC_BASE<"min_a.b", int_mips_min_a_b, MSA128BOpnd>;
2399 class MIN_A_H_DESC : MSA_3R_DESC_BASE<"min_a.h", int_mips_min_a_h, MSA128HOpnd>;
2400 class MIN_A_W_DESC : MSA_3R_DESC_BASE<"min_a.w", int_mips_min_a_w, MSA128WOpnd>;
2401 class MIN_A_D_DESC : MSA_3R_DESC_BASE<"min_a.d", int_mips_min_a_d, MSA128DOpnd>;
2402
2403 class MIN_S_B_DESC : MSA_3R_DESC_BASE<"min_s.b", smin, MSA128BOpnd>;
2404 class MIN_S_H_DESC : MSA_3R_DESC_BASE<"min_s.h", smin, MSA128HOpnd>;
2405 class MIN_S_W_DESC : MSA_3R_DESC_BASE<"min_s.w", smin, MSA128WOpnd>;
2406 class MIN_S_D_DESC : MSA_3R_DESC_BASE<"min_s.d", smin, MSA128DOpnd>;
2407
2408 class MIN_U_B_DESC : MSA_3R_DESC_BASE<"min_u.b", umin, MSA128BOpnd>;
2409 class MIN_U_H_DESC : MSA_3R_DESC_BASE<"min_u.h", umin, MSA128HOpnd>;
2410 class MIN_U_W_DESC : MSA_3R_DESC_BASE<"min_u.w", umin, MSA128WOpnd>;
2411 class MIN_U_D_DESC : MSA_3R_DESC_BASE<"min_u.d", umin, MSA128DOpnd>;
2412
2413 class MINI_S_B_DESC : MSA_I5_DESC_BASE<"mini_s.b", smin, vsplati8_simm5,
2414                                        MSA128BOpnd>;
2415 class MINI_S_H_DESC : MSA_I5_DESC_BASE<"mini_s.h", smin, vsplati16_simm5,
2416                                        MSA128HOpnd>;
2417 class MINI_S_W_DESC : MSA_I5_DESC_BASE<"mini_s.w", smin, vsplati32_simm5,
2418                                        MSA128WOpnd>;
2419 class MINI_S_D_DESC : MSA_I5_DESC_BASE<"mini_s.d", smin, vsplati64_simm5,
2420                                        MSA128DOpnd>;
2421
2422 class MINI_U_B_DESC : MSA_I5_DESC_BASE<"mini_u.b", umin, vsplati8_uimm5,
2423                                        MSA128BOpnd>;
2424 class MINI_U_H_DESC : MSA_I5_DESC_BASE<"mini_u.h", umin, vsplati16_uimm5,
2425                                        MSA128HOpnd>;
2426 class MINI_U_W_DESC : MSA_I5_DESC_BASE<"mini_u.w", umin, vsplati32_uimm5,
2427                                        MSA128WOpnd>;
2428 class MINI_U_D_DESC : MSA_I5_DESC_BASE<"mini_u.d", umin, vsplati64_uimm5,
2429                                        MSA128DOpnd>;
2430
2431 class MOD_S_B_DESC : MSA_3R_DESC_BASE<"mod_s.b", srem, MSA128BOpnd>;
2432 class MOD_S_H_DESC : MSA_3R_DESC_BASE<"mod_s.h", srem, MSA128HOpnd>;
2433 class MOD_S_W_DESC : MSA_3R_DESC_BASE<"mod_s.w", srem, MSA128WOpnd>;
2434 class MOD_S_D_DESC : MSA_3R_DESC_BASE<"mod_s.d", srem, MSA128DOpnd>;
2435
2436 class MOD_U_B_DESC : MSA_3R_DESC_BASE<"mod_u.b", urem, MSA128BOpnd>;
2437 class MOD_U_H_DESC : MSA_3R_DESC_BASE<"mod_u.h", urem, MSA128HOpnd>;
2438 class MOD_U_W_DESC : MSA_3R_DESC_BASE<"mod_u.w", urem, MSA128WOpnd>;
2439 class MOD_U_D_DESC : MSA_3R_DESC_BASE<"mod_u.d", urem, MSA128DOpnd>;
2440
2441 class MOVE_V_DESC {
2442   dag OutOperandList = (outs MSA128BOpnd:$wd);
2443   dag InOperandList = (ins MSA128BOpnd:$ws);
2444   string AsmString = "move.v\t$wd, $ws";
2445   list<dag> Pattern = [];
2446   InstrItinClass Itinerary = NoItinerary;
2447   bit isMoveReg = 1;
2448 }
2449
2450 class MSUB_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"msub_q.h", int_mips_msub_q_h,
2451                                             MSA128HOpnd>;
2452 class MSUB_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"msub_q.w", int_mips_msub_q_w,
2453                                             MSA128WOpnd>;
2454
2455 class MSUBR_Q_H_DESC : MSA_3RF_4RF_DESC_BASE<"msubr_q.h", int_mips_msubr_q_h,
2456                                              MSA128HOpnd>;
2457 class MSUBR_Q_W_DESC : MSA_3RF_4RF_DESC_BASE<"msubr_q.w", int_mips_msubr_q_w,
2458                                              MSA128WOpnd>;
2459
2460 class MSUBV_B_DESC : MSA_3R_4R_DESC_BASE<"msubv.b", mulsub, MSA128BOpnd>;
2461 class MSUBV_H_DESC : MSA_3R_4R_DESC_BASE<"msubv.h", mulsub, MSA128HOpnd>;
2462 class MSUBV_W_DESC : MSA_3R_4R_DESC_BASE<"msubv.w", mulsub, MSA128WOpnd>;
2463 class MSUBV_D_DESC : MSA_3R_4R_DESC_BASE<"msubv.d", mulsub, MSA128DOpnd>;
2464
2465 class MUL_Q_H_DESC : MSA_3RF_DESC_BASE<"mul_q.h", int_mips_mul_q_h,
2466                                        MSA128HOpnd>;
2467 class MUL_Q_W_DESC : MSA_3RF_DESC_BASE<"mul_q.w", int_mips_mul_q_w,
2468                                        MSA128WOpnd>;
2469
2470 class MULR_Q_H_DESC : MSA_3RF_DESC_BASE<"mulr_q.h", int_mips_mulr_q_h,
2471                                         MSA128HOpnd>;
2472 class MULR_Q_W_DESC : MSA_3RF_DESC_BASE<"mulr_q.w", int_mips_mulr_q_w,
2473                                         MSA128WOpnd>;
2474
2475 class MULV_B_DESC : MSA_3R_DESC_BASE<"mulv.b", mul, MSA128BOpnd>;
2476 class MULV_H_DESC : MSA_3R_DESC_BASE<"mulv.h", mul, MSA128HOpnd>;
2477 class MULV_W_DESC : MSA_3R_DESC_BASE<"mulv.w", mul, MSA128WOpnd>;
2478 class MULV_D_DESC : MSA_3R_DESC_BASE<"mulv.d", mul, MSA128DOpnd>;
2479
2480 class NLOC_B_DESC : MSA_2R_DESC_BASE<"nloc.b", int_mips_nloc_b, MSA128BOpnd>;
2481 class NLOC_H_DESC : MSA_2R_DESC_BASE<"nloc.h", int_mips_nloc_h, MSA128HOpnd>;
2482 class NLOC_W_DESC : MSA_2R_DESC_BASE<"nloc.w", int_mips_nloc_w, MSA128WOpnd>;
2483 class NLOC_D_DESC : MSA_2R_DESC_BASE<"nloc.d", int_mips_nloc_d, MSA128DOpnd>;
2484
2485 class NLZC_B_DESC : MSA_2R_DESC_BASE<"nlzc.b", ctlz, MSA128BOpnd>;
2486 class NLZC_H_DESC : MSA_2R_DESC_BASE<"nlzc.h", ctlz, MSA128HOpnd>;
2487 class NLZC_W_DESC : MSA_2R_DESC_BASE<"nlzc.w", ctlz, MSA128WOpnd>;
2488 class NLZC_D_DESC : MSA_2R_DESC_BASE<"nlzc.d", ctlz, MSA128DOpnd>;
2489
2490 class NOR_V_DESC : MSA_VEC_DESC_BASE<"nor.v", MipsVNOR, MSA128BOpnd>;
2491 class NOR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128HOpnd>;
2492 class NOR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128WOpnd>;
2493 class NOR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<MipsVNOR, MSA128DOpnd>;
2494
2495 class NORI_B_DESC : MSA_I8_DESC_BASE<"nori.b", MipsVNOR, vsplati8_uimm8,
2496                                      MSA128BOpnd>;
2497
2498 class OR_V_DESC : MSA_VEC_DESC_BASE<"or.v", or, MSA128BOpnd>;
2499 class OR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128HOpnd>;
2500 class OR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128WOpnd>;
2501 class OR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<or, MSA128DOpnd>;
2502
2503 class ORI_B_DESC : MSA_I8_DESC_BASE<"ori.b", or, vsplati8_uimm8, MSA128BOpnd>;
2504
2505 class PCKEV_B_DESC : MSA_3R_DESC_BASE<"pckev.b", MipsPCKEV, MSA128BOpnd>;
2506 class PCKEV_H_DESC : MSA_3R_DESC_BASE<"pckev.h", MipsPCKEV, MSA128HOpnd>;
2507 class PCKEV_W_DESC : MSA_3R_DESC_BASE<"pckev.w", MipsPCKEV, MSA128WOpnd>;
2508 class PCKEV_D_DESC : MSA_3R_DESC_BASE<"pckev.d", MipsPCKEV, MSA128DOpnd>;
2509
2510 class PCKOD_B_DESC : MSA_3R_DESC_BASE<"pckod.b", MipsPCKOD, MSA128BOpnd>;
2511 class PCKOD_H_DESC : MSA_3R_DESC_BASE<"pckod.h", MipsPCKOD, MSA128HOpnd>;
2512 class PCKOD_W_DESC : MSA_3R_DESC_BASE<"pckod.w", MipsPCKOD, MSA128WOpnd>;
2513 class PCKOD_D_DESC : MSA_3R_DESC_BASE<"pckod.d", MipsPCKOD, MSA128DOpnd>;
2514
2515 class PCNT_B_DESC : MSA_2R_DESC_BASE<"pcnt.b", ctpop, MSA128BOpnd>;
2516 class PCNT_H_DESC : MSA_2R_DESC_BASE<"pcnt.h", ctpop, MSA128HOpnd>;
2517 class PCNT_W_DESC : MSA_2R_DESC_BASE<"pcnt.w", ctpop, MSA128WOpnd>;
2518 class PCNT_D_DESC : MSA_2R_DESC_BASE<"pcnt.d", ctpop, MSA128DOpnd>;
2519
2520 class SAT_S_B_DESC : MSA_BIT_X_DESC_BASE<"sat_s.b", int_mips_sat_s_b, uimm3,
2521                                          immZExt3, MSA128BOpnd>;
2522 class SAT_S_H_DESC : MSA_BIT_X_DESC_BASE<"sat_s.h", int_mips_sat_s_h, uimm4,
2523                                          immZExt4, MSA128HOpnd>;
2524 class SAT_S_W_DESC : MSA_BIT_X_DESC_BASE<"sat_s.w", int_mips_sat_s_w, uimm5,
2525                                          immZExt5, MSA128WOpnd>;
2526 class SAT_S_D_DESC : MSA_BIT_X_DESC_BASE<"sat_s.d", int_mips_sat_s_d, uimm6,
2527                                          immZExt6, MSA128DOpnd>;
2528
2529 class SAT_U_B_DESC : MSA_BIT_X_DESC_BASE<"sat_u.b", int_mips_sat_u_b, uimm3,
2530                                          immZExt3, MSA128BOpnd>;
2531 class SAT_U_H_DESC : MSA_BIT_X_DESC_BASE<"sat_u.h", int_mips_sat_u_h, uimm4,
2532                                          immZExt4, MSA128HOpnd>;
2533 class SAT_U_W_DESC : MSA_BIT_X_DESC_BASE<"sat_u.w", int_mips_sat_u_w, uimm5,
2534                                          immZExt5, MSA128WOpnd>;
2535 class SAT_U_D_DESC : MSA_BIT_X_DESC_BASE<"sat_u.d", int_mips_sat_u_d, uimm6,
2536                                          immZExt6, MSA128DOpnd>;
2537
2538 class SHF_B_DESC : MSA_I8_SHF_DESC_BASE<"shf.b", MSA128BOpnd>;
2539 class SHF_H_DESC : MSA_I8_SHF_DESC_BASE<"shf.h", MSA128HOpnd>;
2540 class SHF_W_DESC : MSA_I8_SHF_DESC_BASE<"shf.w", MSA128WOpnd>;
2541
2542 class SLD_B_DESC : MSA_3R_SLD_DESC_BASE<"sld.b", int_mips_sld_b, MSA128BOpnd>;
2543 class SLD_H_DESC : MSA_3R_SLD_DESC_BASE<"sld.h", int_mips_sld_h, MSA128HOpnd>;
2544 class SLD_W_DESC : MSA_3R_SLD_DESC_BASE<"sld.w", int_mips_sld_w, MSA128WOpnd>;
2545 class SLD_D_DESC : MSA_3R_SLD_DESC_BASE<"sld.d", int_mips_sld_d, MSA128DOpnd>;
2546
2547 class SLDI_B_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.b", int_mips_sldi_b,
2548                                           MSA128BOpnd, MSA128BOpnd, uimm4,
2549                                           immZExt4>;
2550 class SLDI_H_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.h", int_mips_sldi_h,
2551                                           MSA128HOpnd, MSA128HOpnd, uimm3,
2552                                           immZExt3>;
2553 class SLDI_W_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.w", int_mips_sldi_w,
2554                                           MSA128WOpnd, MSA128WOpnd, uimm2,
2555                                           immZExt2>;
2556 class SLDI_D_DESC : MSA_ELM_SLD_DESC_BASE<"sldi.d", int_mips_sldi_d,
2557                                           MSA128DOpnd, MSA128DOpnd, uimm1,
2558                                           immZExt1>;
2559
2560 class SLL_B_DESC : MSA_3R_DESC_BASE<"sll.b", shl, MSA128BOpnd>;
2561 class SLL_H_DESC : MSA_3R_DESC_BASE<"sll.h", shl, MSA128HOpnd>;
2562 class SLL_W_DESC : MSA_3R_DESC_BASE<"sll.w", shl, MSA128WOpnd>;
2563 class SLL_D_DESC : MSA_3R_DESC_BASE<"sll.d", shl, MSA128DOpnd>;
2564
2565 class SLLI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.b", shl, vsplati8_uimm3,
2566                                             MSA128BOpnd>;
2567 class SLLI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.h", shl, vsplati16_uimm4,
2568                                             MSA128HOpnd>;
2569 class SLLI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.w", shl, vsplati32_uimm5,
2570                                             MSA128WOpnd>;
2571 class SLLI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"slli.d", shl, vsplati64_uimm6,
2572                                             MSA128DOpnd>;
2573
2574 class SPLAT_B_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.b", vsplati8_elt,
2575                                             MSA128BOpnd>;
2576 class SPLAT_H_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.h", vsplati16_elt,
2577                                             MSA128HOpnd>;
2578 class SPLAT_W_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.w", vsplati32_elt,
2579                                             MSA128WOpnd>;
2580 class SPLAT_D_DESC : MSA_3R_SPLAT_DESC_BASE<"splat.d", vsplati64_elt,
2581                                             MSA128DOpnd>;
2582
2583 class SPLATI_B_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.b", vsplati8_uimm4,
2584                                               MSA128BOpnd>;
2585 class SPLATI_H_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.h", vsplati16_uimm3,
2586                                               MSA128HOpnd>;
2587 class SPLATI_W_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.w", vsplati32_uimm2,
2588                                               MSA128WOpnd>;
2589 class SPLATI_D_DESC : MSA_ELM_SPLAT_DESC_BASE<"splati.d", vsplati64_uimm1,
2590                                               MSA128DOpnd>;
2591
2592 class SRA_B_DESC : MSA_3R_DESC_BASE<"sra.b", sra, MSA128BOpnd>;
2593 class SRA_H_DESC : MSA_3R_DESC_BASE<"sra.h", sra, MSA128HOpnd>;
2594 class SRA_W_DESC : MSA_3R_DESC_BASE<"sra.w", sra, MSA128WOpnd>;
2595 class SRA_D_DESC : MSA_3R_DESC_BASE<"sra.d", sra, MSA128DOpnd>;
2596
2597 class SRAI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.b", sra, vsplati8_uimm3,
2598                                             MSA128BOpnd>;
2599 class SRAI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.h", sra, vsplati16_uimm4,
2600                                             MSA128HOpnd>;
2601 class SRAI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.w", sra, vsplati32_uimm5,
2602                                             MSA128WOpnd>;
2603 class SRAI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"srai.d", sra, vsplati64_uimm6,
2604                                             MSA128DOpnd>;
2605
2606 class SRAR_B_DESC : MSA_3R_DESC_BASE<"srar.b", int_mips_srar_b, MSA128BOpnd>;
2607 class SRAR_H_DESC : MSA_3R_DESC_BASE<"srar.h", int_mips_srar_h, MSA128HOpnd>;
2608 class SRAR_W_DESC : MSA_3R_DESC_BASE<"srar.w", int_mips_srar_w, MSA128WOpnd>;
2609 class SRAR_D_DESC : MSA_3R_DESC_BASE<"srar.d", int_mips_srar_d, MSA128DOpnd>;
2610
2611 class SRARI_B_DESC : MSA_BIT_X_DESC_BASE<"srari.b", int_mips_srari_b, uimm3,
2612                                          immZExt3, MSA128BOpnd>;
2613 class SRARI_H_DESC : MSA_BIT_X_DESC_BASE<"srari.h", int_mips_srari_h, uimm4,
2614                                          immZExt4, MSA128HOpnd>;
2615 class SRARI_W_DESC : MSA_BIT_X_DESC_BASE<"srari.w", int_mips_srari_w, uimm5,
2616                                          immZExt5, MSA128WOpnd>;
2617 class SRARI_D_DESC : MSA_BIT_X_DESC_BASE<"srari.d", int_mips_srari_d, uimm6,
2618                                          immZExt6, MSA128DOpnd>;
2619
2620 class SRL_B_DESC : MSA_3R_DESC_BASE<"srl.b", srl, MSA128BOpnd>;
2621 class SRL_H_DESC : MSA_3R_DESC_BASE<"srl.h", srl, MSA128HOpnd>;
2622 class SRL_W_DESC : MSA_3R_DESC_BASE<"srl.w", srl, MSA128WOpnd>;
2623 class SRL_D_DESC : MSA_3R_DESC_BASE<"srl.d", srl, MSA128DOpnd>;
2624
2625 class SRLI_B_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.b", srl, vsplati8_uimm3,
2626                                             MSA128BOpnd>;
2627 class SRLI_H_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.h", srl, vsplati16_uimm4,
2628                                             MSA128HOpnd>;
2629 class SRLI_W_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.w", srl, vsplati32_uimm5,
2630                                             MSA128WOpnd>;
2631 class SRLI_D_DESC : MSA_BIT_SPLAT_DESC_BASE<"srli.d", srl, vsplati64_uimm6,
2632                                             MSA128DOpnd>;
2633
2634 class SRLR_B_DESC : MSA_3R_DESC_BASE<"srlr.b", int_mips_srlr_b, MSA128BOpnd>;
2635 class SRLR_H_DESC : MSA_3R_DESC_BASE<"srlr.h", int_mips_srlr_h, MSA128HOpnd>;
2636 class SRLR_W_DESC : MSA_3R_DESC_BASE<"srlr.w", int_mips_srlr_w, MSA128WOpnd>;
2637 class SRLR_D_DESC : MSA_3R_DESC_BASE<"srlr.d", int_mips_srlr_d, MSA128DOpnd>;
2638
2639 class SRLRI_B_DESC : MSA_BIT_X_DESC_BASE<"srlri.b", int_mips_srlri_b, uimm3,
2640                                          immZExt3, MSA128BOpnd>;
2641 class SRLRI_H_DESC : MSA_BIT_X_DESC_BASE<"srlri.h", int_mips_srlri_h, uimm4,
2642                                          immZExt4, MSA128HOpnd>;
2643 class SRLRI_W_DESC : MSA_BIT_X_DESC_BASE<"srlri.w", int_mips_srlri_w, uimm5,
2644                                          immZExt5, MSA128WOpnd>;
2645 class SRLRI_D_DESC : MSA_BIT_X_DESC_BASE<"srlri.d", int_mips_srlri_d, uimm6,
2646                                          immZExt6, MSA128DOpnd>;
2647
2648 class ST_DESC_BASE<string instr_asm, SDPatternOperator OpNode,
2649                    ValueType TyNode, RegisterOperand ROWD,
2650                    Operand MemOpnd, ComplexPattern Addr = addrimm10,
2651                    InstrItinClass itin = NoItinerary> {
2652   dag OutOperandList = (outs);
2653   dag InOperandList = (ins ROWD:$wd, MemOpnd:$addr);
2654   string AsmString = !strconcat(instr_asm, "\t$wd, $addr");
2655   list<dag> Pattern = [(OpNode (TyNode ROWD:$wd), Addr:$addr)];
2656   InstrItinClass Itinerary = itin;
2657   string DecoderMethod = "DecodeMSA128Mem";
2658 }
2659
2660 class ST_B_DESC : ST_DESC_BASE<"st.b", store, v16i8, MSA128BOpnd, mem_simm10>;
2661 class ST_H_DESC : ST_DESC_BASE<"st.h", store, v8i16, MSA128HOpnd,
2662                                mem_simm10_lsl1, addrimm10lsl1>;
2663 class ST_W_DESC : ST_DESC_BASE<"st.w", store, v4i32, MSA128WOpnd,
2664                                mem_simm10_lsl2, addrimm10lsl2>;
2665 class ST_D_DESC : ST_DESC_BASE<"st.d", store, v2i64, MSA128DOpnd,
2666                                mem_simm10_lsl3, addrimm10lsl3>;
2667
2668 class SUBS_S_B_DESC : MSA_3R_DESC_BASE<"subs_s.b", int_mips_subs_s_b,
2669                                        MSA128BOpnd>;
2670 class SUBS_S_H_DESC : MSA_3R_DESC_BASE<"subs_s.h", int_mips_subs_s_h,
2671                                        MSA128HOpnd>;
2672 class SUBS_S_W_DESC : MSA_3R_DESC_BASE<"subs_s.w", int_mips_subs_s_w,
2673                                        MSA128WOpnd>;
2674 class SUBS_S_D_DESC : MSA_3R_DESC_BASE<"subs_s.d", int_mips_subs_s_d,
2675                                        MSA128DOpnd>;
2676
2677 class SUBS_U_B_DESC : MSA_3R_DESC_BASE<"subs_u.b", int_mips_subs_u_b,
2678                                        MSA128BOpnd>;
2679 class SUBS_U_H_DESC : MSA_3R_DESC_BASE<"subs_u.h", int_mips_subs_u_h,
2680                                        MSA128HOpnd>;
2681 class SUBS_U_W_DESC : MSA_3R_DESC_BASE<"subs_u.w", int_mips_subs_u_w,
2682                                        MSA128WOpnd>;
2683 class SUBS_U_D_DESC : MSA_3R_DESC_BASE<"subs_u.d", int_mips_subs_u_d,
2684                                        MSA128DOpnd>;
2685
2686 class SUBSUS_U_B_DESC : MSA_3R_DESC_BASE<"subsus_u.b", int_mips_subsus_u_b,
2687                                          MSA128BOpnd>;
2688 class SUBSUS_U_H_DESC : MSA_3R_DESC_BASE<"subsus_u.h", int_mips_subsus_u_h,
2689                                          MSA128HOpnd>;
2690 class SUBSUS_U_W_DESC : MSA_3R_DESC_BASE<"subsus_u.w", int_mips_subsus_u_w,
2691                                          MSA128WOpnd>;
2692 class SUBSUS_U_D_DESC : MSA_3R_DESC_BASE<"subsus_u.d", int_mips_subsus_u_d,
2693                                          MSA128DOpnd>;
2694
2695 class SUBSUU_S_B_DESC : MSA_3R_DESC_BASE<"subsuu_s.b", int_mips_subsuu_s_b,
2696                                          MSA128BOpnd>;
2697 class SUBSUU_S_H_DESC : MSA_3R_DESC_BASE<"subsuu_s.h", int_mips_subsuu_s_h,
2698                                          MSA128HOpnd>;
2699 class SUBSUU_S_W_DESC : MSA_3R_DESC_BASE<"subsuu_s.w", int_mips_subsuu_s_w,
2700                                          MSA128WOpnd>;
2701 class SUBSUU_S_D_DESC : MSA_3R_DESC_BASE<"subsuu_s.d", int_mips_subsuu_s_d,
2702                                          MSA128DOpnd>;
2703
2704 class SUBV_B_DESC : MSA_3R_DESC_BASE<"subv.b", sub, MSA128BOpnd>;
2705 class SUBV_H_DESC : MSA_3R_DESC_BASE<"subv.h", sub, MSA128HOpnd>;
2706 class SUBV_W_DESC : MSA_3R_DESC_BASE<"subv.w", sub, MSA128WOpnd>;
2707 class SUBV_D_DESC : MSA_3R_DESC_BASE<"subv.d", sub, MSA128DOpnd>;
2708
2709 class SUBVI_B_DESC : MSA_I5_DESC_BASE<"subvi.b", sub, vsplati8_uimm5,
2710                                       MSA128BOpnd>;
2711 class SUBVI_H_DESC : MSA_I5_DESC_BASE<"subvi.h", sub, vsplati16_uimm5,
2712                                       MSA128HOpnd>;
2713 class SUBVI_W_DESC : MSA_I5_DESC_BASE<"subvi.w", sub, vsplati32_uimm5,
2714                                       MSA128WOpnd>;
2715 class SUBVI_D_DESC : MSA_I5_DESC_BASE<"subvi.d", sub, vsplati64_uimm5,
2716                                       MSA128DOpnd>;
2717
2718 class VSHF_B_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.b", MSA128BOpnd>;
2719 class VSHF_H_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.h", MSA128HOpnd>;
2720 class VSHF_W_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.w", MSA128WOpnd>;
2721 class VSHF_D_DESC : MSA_3R_VSHF_DESC_BASE<"vshf.d", MSA128DOpnd>;
2722
2723 class XOR_V_DESC : MSA_VEC_DESC_BASE<"xor.v", xor, MSA128BOpnd>;
2724 class XOR_V_H_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128HOpnd>;
2725 class XOR_V_W_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128WOpnd>;
2726 class XOR_V_D_PSEUDO_DESC : MSA_VEC_PSEUDO_BASE<xor, MSA128DOpnd>;
2727
2728 class XORI_B_DESC : MSA_I8_DESC_BASE<"xori.b", xor, vsplati8_uimm8,
2729                                      MSA128BOpnd>;
2730
2731 // Instruction defs.
2732 def ADD_A_B : ADD_A_B_ENC, ADD_A_B_DESC;
2733 def ADD_A_H : ADD_A_H_ENC, ADD_A_H_DESC;
2734 def ADD_A_W : ADD_A_W_ENC, ADD_A_W_DESC;
2735 def ADD_A_D : ADD_A_D_ENC, ADD_A_D_DESC;
2736
2737 def ADDS_A_B : ADDS_A_B_ENC, ADDS_A_B_DESC;
2738 def ADDS_A_H : ADDS_A_H_ENC, ADDS_A_H_DESC;
2739 def ADDS_A_W : ADDS_A_W_ENC, ADDS_A_W_DESC;
2740 def ADDS_A_D : ADDS_A_D_ENC, ADDS_A_D_DESC;
2741
2742 def ADDS_S_B : ADDS_S_B_ENC, ADDS_S_B_DESC;
2743 def ADDS_S_H : ADDS_S_H_ENC, ADDS_S_H_DESC;
2744 def ADDS_S_W : ADDS_S_W_ENC, ADDS_S_W_DESC;
2745 def ADDS_S_D : ADDS_S_D_ENC, ADDS_S_D_DESC;
2746
2747 def ADDS_U_B : ADDS_U_B_ENC, ADDS_U_B_DESC;
2748 def ADDS_U_H : ADDS_U_H_ENC, ADDS_U_H_DESC;
2749 def ADDS_U_W : ADDS_U_W_ENC, ADDS_U_W_DESC;
2750 def ADDS_U_D : ADDS_U_D_ENC, ADDS_U_D_DESC;
2751
2752 def ADDV_B : ADDV_B_ENC, ADDV_B_DESC;
2753 def ADDV_H : ADDV_H_ENC, ADDV_H_DESC;
2754 def ADDV_W : ADDV_W_ENC, ADDV_W_DESC;
2755 def ADDV_D : ADDV_D_ENC, ADDV_D_DESC;
2756
2757 def ADDVI_B : ADDVI_B_ENC, ADDVI_B_DESC;
2758 def ADDVI_H : ADDVI_H_ENC, ADDVI_H_DESC;
2759 def ADDVI_W : ADDVI_W_ENC, ADDVI_W_DESC;
2760 def ADDVI_D : ADDVI_D_ENC, ADDVI_D_DESC;
2761
2762 def AND_V : AND_V_ENC, AND_V_DESC;
2763 def AND_V_H_PSEUDO : AND_V_H_PSEUDO_DESC,
2764                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2765                                                 MSA128BOpnd:$ws,
2766                                                 MSA128BOpnd:$wt)>;
2767 def AND_V_W_PSEUDO : AND_V_W_PSEUDO_DESC,
2768                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2769                                                 MSA128BOpnd:$ws,
2770                                                 MSA128BOpnd:$wt)>;
2771 def AND_V_D_PSEUDO : AND_V_D_PSEUDO_DESC,
2772                      PseudoInstExpansion<(AND_V MSA128BOpnd:$wd,
2773                                                 MSA128BOpnd:$ws,
2774                                                 MSA128BOpnd:$wt)>;
2775
2776 def ANDI_B : ANDI_B_ENC, ANDI_B_DESC;
2777
2778 def ASUB_S_B : ASUB_S_B_ENC, ASUB_S_B_DESC;
2779 def ASUB_S_H : ASUB_S_H_ENC, ASUB_S_H_DESC;
2780 def ASUB_S_W : ASUB_S_W_ENC, ASUB_S_W_DESC;
2781 def ASUB_S_D : ASUB_S_D_ENC, ASUB_S_D_DESC;
2782
2783 def ASUB_U_B : ASUB_U_B_ENC, ASUB_U_B_DESC;
2784 def ASUB_U_H : ASUB_U_H_ENC, ASUB_U_H_DESC;
2785 def ASUB_U_W : ASUB_U_W_ENC, ASUB_U_W_DESC;
2786 def ASUB_U_D : ASUB_U_D_ENC, ASUB_U_D_DESC;
2787
2788 def AVE_S_B : AVE_S_B_ENC, AVE_S_B_DESC;
2789 def AVE_S_H : AVE_S_H_ENC, AVE_S_H_DESC;
2790 def AVE_S_W : AVE_S_W_ENC, AVE_S_W_DESC;
2791 def AVE_S_D : AVE_S_D_ENC, AVE_S_D_DESC;
2792
2793 def AVE_U_B : AVE_U_B_ENC, AVE_U_B_DESC;
2794 def AVE_U_H : AVE_U_H_ENC, AVE_U_H_DESC;
2795 def AVE_U_W : AVE_U_W_ENC, AVE_U_W_DESC;
2796 def AVE_U_D : AVE_U_D_ENC, AVE_U_D_DESC;
2797
2798 def AVER_S_B : AVER_S_B_ENC, AVER_S_B_DESC;
2799 def AVER_S_H : AVER_S_H_ENC, AVER_S_H_DESC;
2800 def AVER_S_W : AVER_S_W_ENC, AVER_S_W_DESC;
2801 def AVER_S_D : AVER_S_D_ENC, AVER_S_D_DESC;
2802
2803 def AVER_U_B : AVER_U_B_ENC, AVER_U_B_DESC;
2804 def AVER_U_H : AVER_U_H_ENC, AVER_U_H_DESC;
2805 def AVER_U_W : AVER_U_W_ENC, AVER_U_W_DESC;
2806 def AVER_U_D : AVER_U_D_ENC, AVER_U_D_DESC;
2807
2808 def BCLR_B : BCLR_B_ENC, BCLR_B_DESC;
2809 def BCLR_H : BCLR_H_ENC, BCLR_H_DESC;
2810 def BCLR_W : BCLR_W_ENC, BCLR_W_DESC;
2811 def BCLR_D : BCLR_D_ENC, BCLR_D_DESC;
2812
2813 def BCLRI_B : BCLRI_B_ENC, BCLRI_B_DESC;
2814 def BCLRI_H : BCLRI_H_ENC, BCLRI_H_DESC;
2815 def BCLRI_W : BCLRI_W_ENC, BCLRI_W_DESC;
2816 def BCLRI_D : BCLRI_D_ENC, BCLRI_D_DESC;
2817
2818 def BINSL_B : BINSL_B_ENC, BINSL_B_DESC;
2819 def BINSL_H : BINSL_H_ENC, BINSL_H_DESC;
2820 def BINSL_W : BINSL_W_ENC, BINSL_W_DESC;
2821 def BINSL_D : BINSL_D_ENC, BINSL_D_DESC;
2822
2823 def BINSLI_B : BINSLI_B_ENC, BINSLI_B_DESC;
2824 def BINSLI_H : BINSLI_H_ENC, BINSLI_H_DESC;
2825 def BINSLI_W : BINSLI_W_ENC, BINSLI_W_DESC;
2826 def BINSLI_D : BINSLI_D_ENC, BINSLI_D_DESC;
2827
2828 def BINSR_B : BINSR_B_ENC, BINSR_B_DESC;
2829 def BINSR_H : BINSR_H_ENC, BINSR_H_DESC;
2830 def BINSR_W : BINSR_W_ENC, BINSR_W_DESC;
2831 def BINSR_D : BINSR_D_ENC, BINSR_D_DESC;
2832
2833 def BINSRI_B : BINSRI_B_ENC, BINSRI_B_DESC;
2834 def BINSRI_H : BINSRI_H_ENC, BINSRI_H_DESC;
2835 def BINSRI_W : BINSRI_W_ENC, BINSRI_W_DESC;
2836 def BINSRI_D : BINSRI_D_ENC, BINSRI_D_DESC;
2837
2838 def BMNZ_V : BMNZ_V_ENC, BMNZ_V_DESC;
2839
2840 def BMNZI_B : BMNZI_B_ENC, BMNZI_B_DESC;
2841
2842 def BMZ_V : BMZ_V_ENC, BMZ_V_DESC;
2843
2844 def BMZI_B : BMZI_B_ENC, BMZI_B_DESC;
2845
2846 def BNEG_B : BNEG_B_ENC, BNEG_B_DESC;
2847 def BNEG_H : BNEG_H_ENC, BNEG_H_DESC;
2848 def BNEG_W : BNEG_W_ENC, BNEG_W_DESC;
2849 def BNEG_D : BNEG_D_ENC, BNEG_D_DESC;
2850
2851 def BNEGI_B : BNEGI_B_ENC, BNEGI_B_DESC;
2852 def BNEGI_H : BNEGI_H_ENC, BNEGI_H_DESC;
2853 def BNEGI_W : BNEGI_W_ENC, BNEGI_W_DESC;
2854 def BNEGI_D : BNEGI_D_ENC, BNEGI_D_DESC;
2855
2856 def BNZ_B : BNZ_B_ENC, BNZ_B_DESC;
2857 def BNZ_H : BNZ_H_ENC, BNZ_H_DESC;
2858 def BNZ_W : BNZ_W_ENC, BNZ_W_DESC;
2859 def BNZ_D : BNZ_D_ENC, BNZ_D_DESC;
2860
2861 def BNZ_V : BNZ_V_ENC, BNZ_V_DESC;
2862
2863 def BSEL_V : BSEL_V_ENC, BSEL_V_DESC;
2864
2865 class MSA_BSEL_PSEUDO_BASE<RegisterOperand RO, ValueType Ty> :
2866   MSAPseudo<(outs RO:$wd), (ins RO:$wd_in, RO:$ws, RO:$wt),
2867             [(set RO:$wd, (Ty (vselect RO:$wd_in, RO:$wt, RO:$ws)))]>,
2868   // Note that vselect and BSEL_V treat the condition operand the opposite way
2869   // from each other.
2870   //   (vselect cond, if_set, if_clear)
2871   //   (BSEL_V cond, if_clear, if_set)
2872   PseudoInstExpansion<(BSEL_V MSA128BOpnd:$wd, MSA128BOpnd:$wd_in,
2873                               MSA128BOpnd:$ws, MSA128BOpnd:$wt)> {
2874   let Constraints = "$wd_in = $wd";
2875 }
2876
2877 def BSEL_H_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128HOpnd, v8i16>;
2878 def BSEL_W_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128WOpnd, v4i32>;
2879 def BSEL_D_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128DOpnd, v2i64>;
2880 def BSEL_FW_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128WOpnd, v4f32>;
2881 def BSEL_FD_PSEUDO : MSA_BSEL_PSEUDO_BASE<MSA128DOpnd, v2f64>;
2882
2883 def BSELI_B : BSELI_B_ENC, BSELI_B_DESC;
2884
2885 def BSET_B : BSET_B_ENC, BSET_B_DESC;
2886 def BSET_H : BSET_H_ENC, BSET_H_DESC;
2887 def BSET_W : BSET_W_ENC, BSET_W_DESC;
2888 def BSET_D : BSET_D_ENC, BSET_D_DESC;
2889
2890 def BSETI_B : BSETI_B_ENC, BSETI_B_DESC;
2891 def BSETI_H : BSETI_H_ENC, BSETI_H_DESC;
2892 def BSETI_W : BSETI_W_ENC, BSETI_W_DESC;
2893 def BSETI_D : BSETI_D_ENC, BSETI_D_DESC;
2894
2895 def BZ_B : BZ_B_ENC, BZ_B_DESC;
2896 def BZ_H : BZ_H_ENC, BZ_H_DESC;
2897 def BZ_W : BZ_W_ENC, BZ_W_DESC;
2898 def BZ_D : BZ_D_ENC, BZ_D_DESC;
2899
2900 def BZ_V : BZ_V_ENC, BZ_V_DESC;
2901
2902 def CEQ_B : CEQ_B_ENC, CEQ_B_DESC;
2903 def CEQ_H : CEQ_H_ENC, CEQ_H_DESC;
2904 def CEQ_W : CEQ_W_ENC, CEQ_W_DESC;
2905 def CEQ_D : CEQ_D_ENC, CEQ_D_DESC;
2906
2907 def CEQI_B : CEQI_B_ENC, CEQI_B_DESC;
2908 def CEQI_H : CEQI_H_ENC, CEQI_H_DESC;
2909 def CEQI_W : CEQI_W_ENC, CEQI_W_DESC;
2910 def CEQI_D : CEQI_D_ENC, CEQI_D_DESC;
2911
2912 def CFCMSA : CFCMSA_ENC, CFCMSA_DESC;
2913
2914 def CLE_S_B : CLE_S_B_ENC, CLE_S_B_DESC;
2915 def CLE_S_H : CLE_S_H_ENC, CLE_S_H_DESC;
2916 def CLE_S_W : CLE_S_W_ENC, CLE_S_W_DESC;
2917 def CLE_S_D : CLE_S_D_ENC, CLE_S_D_DESC;
2918
2919 def CLE_U_B : CLE_U_B_ENC, CLE_U_B_DESC;
2920 def CLE_U_H : CLE_U_H_ENC, CLE_U_H_DESC;
2921 def CLE_U_W : CLE_U_W_ENC, CLE_U_W_DESC;
2922 def CLE_U_D : CLE_U_D_ENC, CLE_U_D_DESC;
2923
2924 def CLEI_S_B : CLEI_S_B_ENC, CLEI_S_B_DESC;
2925 def CLEI_S_H : CLEI_S_H_ENC, CLEI_S_H_DESC;
2926 def CLEI_S_W : CLEI_S_W_ENC, CLEI_S_W_DESC;
2927 def CLEI_S_D : CLEI_S_D_ENC, CLEI_S_D_DESC;
2928
2929 def CLEI_U_B : CLEI_U_B_ENC, CLEI_U_B_DESC;
2930 def CLEI_U_H : CLEI_U_H_ENC, CLEI_U_H_DESC;
2931 def CLEI_U_W : CLEI_U_W_ENC, CLEI_U_W_DESC;
2932 def CLEI_U_D : CLEI_U_D_ENC, CLEI_U_D_DESC;
2933
2934 def CLT_S_B : CLT_S_B_ENC, CLT_S_B_DESC;
2935 def CLT_S_H : CLT_S_H_ENC, CLT_S_H_DESC;
2936 def CLT_S_W : CLT_S_W_ENC, CLT_S_W_DESC;
2937 def CLT_S_D : CLT_S_D_ENC, CLT_S_D_DESC;
2938
2939 def CLT_U_B : CLT_U_B_ENC, CLT_U_B_DESC;
2940 def CLT_U_H : CLT_U_H_ENC, CLT_U_H_DESC;
2941 def CLT_U_W : CLT_U_W_ENC, CLT_U_W_DESC;
2942 def CLT_U_D : CLT_U_D_ENC, CLT_U_D_DESC;
2943
2944 def CLTI_S_B : CLTI_S_B_ENC, CLTI_S_B_DESC;
2945 def CLTI_S_H : CLTI_S_H_ENC, CLTI_S_H_DESC;
2946 def CLTI_S_W : CLTI_S_W_ENC, CLTI_S_W_DESC;
2947 def CLTI_S_D : CLTI_S_D_ENC, CLTI_S_D_DESC;
2948
2949 def CLTI_U_B : CLTI_U_B_ENC, CLTI_U_B_DESC;
2950 def CLTI_U_H : CLTI_U_H_ENC, CLTI_U_H_DESC;
2951 def CLTI_U_W : CLTI_U_W_ENC, CLTI_U_W_DESC;
2952 def CLTI_U_D : CLTI_U_D_ENC, CLTI_U_D_DESC;
2953
2954 def COPY_S_B : COPY_S_B_ENC, COPY_S_B_DESC;
2955 def COPY_S_H : COPY_S_H_ENC, COPY_S_H_DESC;
2956 def COPY_S_W : COPY_S_W_ENC, COPY_S_W_DESC;
2957 def COPY_S_D : COPY_S_D_ENC, COPY_S_D_DESC, ASE_MSA64;
2958
2959 def COPY_U_B : COPY_U_B_ENC, COPY_U_B_DESC;
2960 def COPY_U_H : COPY_U_H_ENC, COPY_U_H_DESC;
2961 def COPY_U_W : COPY_U_W_ENC, COPY_U_W_DESC, ASE_MSA64;
2962
2963 def COPY_FW_PSEUDO : COPY_FW_PSEUDO_DESC;
2964 def COPY_FD_PSEUDO : COPY_FD_PSEUDO_DESC;
2965
2966 def CTCMSA : CTCMSA_ENC, CTCMSA_DESC;
2967
2968 def DIV_S_B : DIV_S_B_ENC, DIV_S_B_DESC;
2969 def DIV_S_H : DIV_S_H_ENC, DIV_S_H_DESC;
2970 def DIV_S_W : DIV_S_W_ENC, DIV_S_W_DESC;
2971 def DIV_S_D : DIV_S_D_ENC, DIV_S_D_DESC;
2972
2973 def DIV_U_B : DIV_U_B_ENC, DIV_U_B_DESC;
2974 def DIV_U_H : DIV_U_H_ENC, DIV_U_H_DESC;
2975 def DIV_U_W : DIV_U_W_ENC, DIV_U_W_DESC;
2976 def DIV_U_D : DIV_U_D_ENC, DIV_U_D_DESC;
2977
2978 def DOTP_S_H : DOTP_S_H_ENC, DOTP_S_H_DESC;
2979 def DOTP_S_W : DOTP_S_W_ENC, DOTP_S_W_DESC;
2980 def DOTP_S_D : DOTP_S_D_ENC, DOTP_S_D_DESC;
2981
2982 def DOTP_U_H : DOTP_U_H_ENC, DOTP_U_H_DESC;
2983 def DOTP_U_W : DOTP_U_W_ENC, DOTP_U_W_DESC;
2984 def DOTP_U_D : DOTP_U_D_ENC, DOTP_U_D_DESC;
2985
2986 def DPADD_S_H : DPADD_S_H_ENC, DPADD_S_H_DESC;
2987 def DPADD_S_W : DPADD_S_W_ENC, DPADD_S_W_DESC;
2988 def DPADD_S_D : DPADD_S_D_ENC, DPADD_S_D_DESC;
2989
2990 def DPADD_U_H : DPADD_U_H_ENC, DPADD_U_H_DESC;
2991 def DPADD_U_W : DPADD_U_W_ENC, DPADD_U_W_DESC;
2992 def DPADD_U_D : DPADD_U_D_ENC, DPADD_U_D_DESC;
2993
2994 def DPSUB_S_H : DPSUB_S_H_ENC, DPSUB_S_H_DESC;
2995 def DPSUB_S_W : DPSUB_S_W_ENC, DPSUB_S_W_DESC;
2996 def DPSUB_S_D : DPSUB_S_D_ENC, DPSUB_S_D_DESC;
2997
2998 def DPSUB_U_H : DPSUB_U_H_ENC, DPSUB_U_H_DESC;
2999 def DPSUB_U_W : DPSUB_U_W_ENC, DPSUB_U_W_DESC;
3000 def DPSUB_U_D : DPSUB_U_D_ENC, DPSUB_U_D_DESC;
3001
3002 def FADD_W : FADD_W_ENC, FADD_W_DESC;
3003 def FADD_D : FADD_D_ENC, FADD_D_DESC;
3004
3005 def FCAF_W : FCAF_W_ENC, FCAF_W_DESC;
3006 def FCAF_D : FCAF_D_ENC, FCAF_D_DESC;
3007
3008 def FCEQ_W : FCEQ_W_ENC, FCEQ_W_DESC;
3009 def FCEQ_D : FCEQ_D_ENC, FCEQ_D_DESC;
3010
3011 def FCLE_W : FCLE_W_ENC, FCLE_W_DESC;
3012 def FCLE_D : FCLE_D_ENC, FCLE_D_DESC;
3013
3014 def FCLT_W : FCLT_W_ENC, FCLT_W_DESC;
3015 def FCLT_D : FCLT_D_ENC, FCLT_D_DESC;
3016
3017 def FCLASS_W : FCLASS_W_ENC, FCLASS_W_DESC;
3018 def FCLASS_D : FCLASS_D_ENC, FCLASS_D_DESC;
3019
3020 def FCNE_W : FCNE_W_ENC, FCNE_W_DESC;
3021 def FCNE_D : FCNE_D_ENC, FCNE_D_DESC;
3022
3023 def FCOR_W : FCOR_W_ENC, FCOR_W_DESC;
3024 def FCOR_D : FCOR_D_ENC, FCOR_D_DESC;
3025
3026 def FCUEQ_W : FCUEQ_W_ENC, FCUEQ_W_DESC;
3027 def FCUEQ_D : FCUEQ_D_ENC, FCUEQ_D_DESC;
3028
3029 def FCULE_W : FCULE_W_ENC, FCULE_W_DESC;
3030 def FCULE_D : FCULE_D_ENC, FCULE_D_DESC;
3031
3032 def FCULT_W : FCULT_W_ENC, FCULT_W_DESC;
3033 def FCULT_D : FCULT_D_ENC, FCULT_D_DESC;
3034
3035 def FCUN_W : FCUN_W_ENC, FCUN_W_DESC;
3036 def FCUN_D : FCUN_D_ENC, FCUN_D_DESC;
3037
3038 def FCUNE_W : FCUNE_W_ENC, FCUNE_W_DESC;
3039 def FCUNE_D : FCUNE_D_ENC, FCUNE_D_DESC;
3040
3041 def FDIV_W : FDIV_W_ENC, FDIV_W_DESC;
3042 def FDIV_D : FDIV_D_ENC, FDIV_D_DESC;
3043
3044 def FEXDO_H : FEXDO_H_ENC, FEXDO_H_DESC;
3045 def FEXDO_W : FEXDO_W_ENC, FEXDO_W_DESC;
3046
3047 def FEXP2_W : FEXP2_W_ENC, FEXP2_W_DESC;
3048 def FEXP2_D : FEXP2_D_ENC, FEXP2_D_DESC;
3049 def FEXP2_W_1_PSEUDO : FEXP2_W_1_PSEUDO_DESC;
3050 def FEXP2_D_1_PSEUDO : FEXP2_D_1_PSEUDO_DESC;
3051
3052 def FEXUPL_W : FEXUPL_W_ENC, FEXUPL_W_DESC;
3053 def FEXUPL_D : FEXUPL_D_ENC, FEXUPL_D_DESC;
3054
3055 def FEXUPR_W : FEXUPR_W_ENC, FEXUPR_W_DESC;
3056 def FEXUPR_D : FEXUPR_D_ENC, FEXUPR_D_DESC;
3057
3058 def FFINT_S_W : FFINT_S_W_ENC, FFINT_S_W_DESC;
3059 def FFINT_S_D : FFINT_S_D_ENC, FFINT_S_D_DESC;
3060
3061 def FFINT_U_W : FFINT_U_W_ENC, FFINT_U_W_DESC;
3062 def FFINT_U_D : FFINT_U_D_ENC, FFINT_U_D_DESC;
3063
3064 def FFQL_W : FFQL_W_ENC, FFQL_W_DESC;
3065 def FFQL_D : FFQL_D_ENC, FFQL_D_DESC;
3066
3067 def FFQR_W : FFQR_W_ENC, FFQR_W_DESC;
3068 def FFQR_D : FFQR_D_ENC, FFQR_D_DESC;
3069
3070 def FILL_B : FILL_B_ENC, FILL_B_DESC;
3071 def FILL_H : FILL_H_ENC, FILL_H_DESC;
3072 def FILL_W : FILL_W_ENC, FILL_W_DESC;
3073 def FILL_D : FILL_D_ENC, FILL_D_DESC, ASE_MSA64;
3074 def FILL_FW_PSEUDO : FILL_FW_PSEUDO_DESC;
3075 def FILL_FD_PSEUDO : FILL_FD_PSEUDO_DESC;
3076
3077 def FLOG2_W : FLOG2_W_ENC, FLOG2_W_DESC;
3078 def FLOG2_D : FLOG2_D_ENC, FLOG2_D_DESC;
3079
3080 def FMADD_W : FMADD_W_ENC, FMADD_W_DESC;
3081 def FMADD_D : FMADD_D_ENC, FMADD_D_DESC;
3082
3083 def FMAX_W : FMAX_W_ENC, FMAX_W_DESC;
3084 def FMAX_D : FMAX_D_ENC, FMAX_D_DESC;
3085
3086 def FMAX_A_W : FMAX_A_W_ENC, FMAX_A_W_DESC;
3087 def FMAX_A_D : FMAX_A_D_ENC, FMAX_A_D_DESC;
3088
3089 def FMIN_W : FMIN_W_ENC, FMIN_W_DESC;
3090 def FMIN_D : FMIN_D_ENC, FMIN_D_DESC;
3091
3092 def FMIN_A_W : FMIN_A_W_ENC, FMIN_A_W_DESC;
3093 def FMIN_A_D : FMIN_A_D_ENC, FMIN_A_D_DESC;
3094
3095 def FMSUB_W : FMSUB_W_ENC, FMSUB_W_DESC;
3096 def FMSUB_D : FMSUB_D_ENC, FMSUB_D_DESC;
3097
3098 def FMUL_W : FMUL_W_ENC, FMUL_W_DESC;
3099 def FMUL_D : FMUL_D_ENC, FMUL_D_DESC;
3100
3101 def FRINT_W : FRINT_W_ENC, FRINT_W_DESC;
3102 def FRINT_D : FRINT_D_ENC, FRINT_D_DESC;
3103
3104 def FRCP_W : FRCP_W_ENC, FRCP_W_DESC;
3105 def FRCP_D : FRCP_D_ENC, FRCP_D_DESC;
3106
3107 def FRSQRT_W : FRSQRT_W_ENC, FRSQRT_W_DESC;
3108 def FRSQRT_D : FRSQRT_D_ENC, FRSQRT_D_DESC;
3109
3110 def FSAF_W : FSAF_W_ENC, FSAF_W_DESC;
3111 def FSAF_D : FSAF_D_ENC, FSAF_D_DESC;
3112
3113 def FSEQ_W : FSEQ_W_ENC, FSEQ_W_DESC;
3114 def FSEQ_D : FSEQ_D_ENC, FSEQ_D_DESC;
3115
3116 def FSLE_W : FSLE_W_ENC, FSLE_W_DESC;
3117 def FSLE_D : FSLE_D_ENC, FSLE_D_DESC;
3118
3119 def FSLT_W : FSLT_W_ENC, FSLT_W_DESC;
3120 def FSLT_D : FSLT_D_ENC, FSLT_D_DESC;
3121
3122 def FSNE_W : FSNE_W_ENC, FSNE_W_DESC;
3123 def FSNE_D : FSNE_D_ENC, FSNE_D_DESC;
3124
3125 def FSOR_W : FSOR_W_ENC, FSOR_W_DESC;
3126 def FSOR_D : FSOR_D_ENC, FSOR_D_DESC;
3127
3128 def FSQRT_W : FSQRT_W_ENC, FSQRT_W_DESC;
3129 def FSQRT_D : FSQRT_D_ENC, FSQRT_D_DESC;
3130
3131 def FSUB_W : FSUB_W_ENC, FSUB_W_DESC;
3132 def FSUB_D : FSUB_D_ENC, FSUB_D_DESC;
3133
3134 def FSUEQ_W : FSUEQ_W_ENC, FSUEQ_W_DESC;
3135 def FSUEQ_D : FSUEQ_D_ENC, FSUEQ_D_DESC;
3136
3137 def FSULE_W : FSULE_W_ENC, FSULE_W_DESC;
3138 def FSULE_D : FSULE_D_ENC, FSULE_D_DESC;
3139
3140 def FSULT_W : FSULT_W_ENC, FSULT_W_DESC;
3141 def FSULT_D : FSULT_D_ENC, FSULT_D_DESC;
3142
3143 def FSUN_W : FSUN_W_ENC, FSUN_W_DESC;
3144 def FSUN_D : FSUN_D_ENC, FSUN_D_DESC;
3145
3146 def FSUNE_W : FSUNE_W_ENC, FSUNE_W_DESC;
3147 def FSUNE_D : FSUNE_D_ENC, FSUNE_D_DESC;
3148
3149 def FTINT_S_W : FTINT_S_W_ENC, FTINT_S_W_DESC;
3150 def FTINT_S_D : FTINT_S_D_ENC, FTINT_S_D_DESC;
3151
3152 def FTINT_U_W : FTINT_U_W_ENC, FTINT_U_W_DESC;
3153 def FTINT_U_D : FTINT_U_D_ENC, FTINT_U_D_DESC;
3154
3155 def FTQ_H : FTQ_H_ENC, FTQ_H_DESC;
3156 def FTQ_W : FTQ_W_ENC, FTQ_W_DESC;
3157
3158 def FTRUNC_S_W : FTRUNC_S_W_ENC, FTRUNC_S_W_DESC;
3159 def FTRUNC_S_D : FTRUNC_S_D_ENC, FTRUNC_S_D_DESC;
3160
3161 def FTRUNC_U_W : FTRUNC_U_W_ENC, FTRUNC_U_W_DESC;
3162 def FTRUNC_U_D : FTRUNC_U_D_ENC, FTRUNC_U_D_DESC;
3163
3164 def : MipsPat<(fsub MSA128WOpnd:$wd, (fmul MSA128WOpnd:$ws, MSA128WOpnd:$wt)),
3165               (FMSUB_W MSA128WOpnd:$wd, MSA128WOpnd:$ws, MSA128WOpnd:$wt)>,
3166               ISA_MIPS1, ASE_MSA, FPOP_FUSION_FAST;
3167 def : MipsPat<(fsub MSA128DOpnd:$wd, (fmul MSA128DOpnd:$ws, MSA128DOpnd:$wt)),
3168               (FMSUB_D MSA128DOpnd:$wd, MSA128DOpnd:$ws, MSA128DOpnd:$wt)>,
3169               ISA_MIPS1, ASE_MSA, FPOP_FUSION_FAST;
3170
3171 def : MipsPat<(fadd MSA128WOpnd:$wd, (fmul MSA128WOpnd:$ws, MSA128WOpnd:$wt)),
3172               (FMADD_W MSA128WOpnd:$wd, MSA128WOpnd:$ws, MSA128WOpnd:$wt)>,
3173               ISA_MIPS1, ASE_MSA, FPOP_FUSION_FAST;
3174 def : MipsPat<(fadd MSA128DOpnd:$wd, (fmul MSA128DOpnd:$ws, MSA128DOpnd:$wt)),
3175               (FMADD_D MSA128DOpnd:$wd, MSA128DOpnd:$ws, MSA128DOpnd:$wt)>,
3176               ISA_MIPS1, ASE_MSA, FPOP_FUSION_FAST;
3177
3178 def HADD_S_H : HADD_S_H_ENC, HADD_S_H_DESC;
3179 def HADD_S_W : HADD_S_W_ENC, HADD_S_W_DESC;
3180 def HADD_S_D : HADD_S_D_ENC, HADD_S_D_DESC;
3181
3182 def HADD_U_H : HADD_U_H_ENC, HADD_U_H_DESC;
3183 def HADD_U_W : HADD_U_W_ENC, HADD_U_W_DESC;
3184 def HADD_U_D : HADD_U_D_ENC, HADD_U_D_DESC;
3185
3186 def HSUB_S_H : HSUB_S_H_ENC, HSUB_S_H_DESC;
3187 def HSUB_S_W : HSUB_S_W_ENC, HSUB_S_W_DESC;
3188 def HSUB_S_D : HSUB_S_D_ENC, HSUB_S_D_DESC;
3189
3190 def HSUB_U_H : HSUB_U_H_ENC, HSUB_U_H_DESC;
3191 def HSUB_U_W : HSUB_U_W_ENC, HSUB_U_W_DESC;
3192 def HSUB_U_D : HSUB_U_D_ENC, HSUB_U_D_DESC;
3193
3194 def ILVEV_B : ILVEV_B_ENC, ILVEV_B_DESC;
3195 def ILVEV_H : ILVEV_H_ENC, ILVEV_H_DESC;
3196 def ILVEV_W : ILVEV_W_ENC, ILVEV_W_DESC;
3197 def ILVEV_D : ILVEV_D_ENC, ILVEV_D_DESC;
3198
3199 def ILVL_B : ILVL_B_ENC, ILVL_B_DESC;
3200 def ILVL_H : ILVL_H_ENC, ILVL_H_DESC;
3201 def ILVL_W : ILVL_W_ENC, ILVL_W_DESC;
3202 def ILVL_D : ILVL_D_ENC, ILVL_D_DESC;
3203
3204 def ILVOD_B : ILVOD_B_ENC, ILVOD_B_DESC;
3205 def ILVOD_H : ILVOD_H_ENC, ILVOD_H_DESC;
3206 def ILVOD_W : ILVOD_W_ENC, ILVOD_W_DESC;
3207 def ILVOD_D : ILVOD_D_ENC, ILVOD_D_DESC;
3208
3209 def ILVR_B : ILVR_B_ENC, ILVR_B_DESC;
3210 def ILVR_H : ILVR_H_ENC, ILVR_H_DESC;
3211 def ILVR_W : ILVR_W_ENC, ILVR_W_DESC;
3212 def ILVR_D : ILVR_D_ENC, ILVR_D_DESC;
3213
3214 def INSERT_B : INSERT_B_ENC, INSERT_B_DESC;
3215 def INSERT_H : INSERT_H_ENC, INSERT_H_DESC;
3216 def INSERT_W : INSERT_W_ENC, INSERT_W_DESC;
3217 def INSERT_D : INSERT_D_ENC, INSERT_D_DESC, ASE_MSA64;
3218
3219 // INSERT_FW_PSEUDO defined after INSVE_W
3220 // INSERT_FD_PSEUDO defined after INSVE_D
3221
3222 // There is a fourth operand that is not present in the encoding. Use a
3223 // custom decoder to get a chance to add it.
3224 let DecoderMethod = "DecodeINSVE_DF" in {
3225   def INSVE_B : INSVE_B_ENC, INSVE_B_DESC;
3226   def INSVE_H : INSVE_H_ENC, INSVE_H_DESC;
3227   def INSVE_W : INSVE_W_ENC, INSVE_W_DESC;
3228   def INSVE_D : INSVE_D_ENC, INSVE_D_DESC;
3229 }
3230
3231 def INSERT_FW_PSEUDO : INSERT_FW_PSEUDO_DESC;
3232 def INSERT_FD_PSEUDO : INSERT_FD_PSEUDO_DESC;
3233
3234 def INSERT_B_VIDX_PSEUDO : INSERT_B_VIDX_PSEUDO_DESC;
3235 def INSERT_H_VIDX_PSEUDO : INSERT_H_VIDX_PSEUDO_DESC;
3236 def INSERT_W_VIDX_PSEUDO : INSERT_W_VIDX_PSEUDO_DESC;
3237 def INSERT_D_VIDX_PSEUDO : INSERT_D_VIDX_PSEUDO_DESC;
3238 def INSERT_FW_VIDX_PSEUDO : INSERT_FW_VIDX_PSEUDO_DESC;
3239 def INSERT_FD_VIDX_PSEUDO : INSERT_FD_VIDX_PSEUDO_DESC;
3240
3241 def INSERT_B_VIDX64_PSEUDO : INSERT_B_VIDX64_PSEUDO_DESC;
3242 def INSERT_H_VIDX64_PSEUDO : INSERT_H_VIDX64_PSEUDO_DESC;
3243 def INSERT_W_VIDX64_PSEUDO : INSERT_W_VIDX64_PSEUDO_DESC;
3244 def INSERT_D_VIDX64_PSEUDO : INSERT_D_VIDX64_PSEUDO_DESC;
3245 def INSERT_FW_VIDX64_PSEUDO : INSERT_FW_VIDX64_PSEUDO_DESC;
3246 def INSERT_FD_VIDX64_PSEUDO : INSERT_FD_VIDX64_PSEUDO_DESC;
3247
3248 def LD_B: LD_B_ENC, LD_B_DESC;
3249 def LD_H: LD_H_ENC, LD_H_DESC;
3250 def LD_W: LD_W_ENC, LD_W_DESC;
3251 def LD_D: LD_D_ENC, LD_D_DESC;
3252
3253 def LDI_B : LDI_B_ENC, LDI_B_DESC;
3254 def LDI_H : LDI_H_ENC, LDI_H_DESC;
3255 def LDI_W : LDI_W_ENC, LDI_W_DESC;
3256 def LDI_D : LDI_D_ENC, LDI_D_DESC;
3257
3258 def LSA : LSA_ENC, LSA_DESC;
3259 def DLSA : DLSA_ENC, DLSA_DESC, ASE_MSA64;
3260
3261 def MADD_Q_H : MADD_Q_H_ENC, MADD_Q_H_DESC;
3262 def MADD_Q_W : MADD_Q_W_ENC, MADD_Q_W_DESC;
3263
3264 def MADDR_Q_H : MADDR_Q_H_ENC, MADDR_Q_H_DESC;
3265 def MADDR_Q_W : MADDR_Q_W_ENC, MADDR_Q_W_DESC;
3266
3267 def MADDV_B : MADDV_B_ENC, MADDV_B_DESC;
3268 def MADDV_H : MADDV_H_ENC, MADDV_H_DESC;
3269 def MADDV_W : MADDV_W_ENC, MADDV_W_DESC;
3270 def MADDV_D : MADDV_D_ENC, MADDV_D_DESC;
3271
3272 def MAX_A_B : MAX_A_B_ENC, MAX_A_B_DESC;
3273 def MAX_A_H : MAX_A_H_ENC, MAX_A_H_DESC;
3274 def MAX_A_W : MAX_A_W_ENC, MAX_A_W_DESC;
3275 def MAX_A_D : MAX_A_D_ENC, MAX_A_D_DESC;
3276
3277 def MAX_S_B : MAX_S_B_ENC, MAX_S_B_DESC;
3278 def MAX_S_H : MAX_S_H_ENC, MAX_S_H_DESC;
3279 def MAX_S_W : MAX_S_W_ENC, MAX_S_W_DESC;
3280 def MAX_S_D : MAX_S_D_ENC, MAX_S_D_DESC;
3281
3282 def MAX_U_B : MAX_U_B_ENC, MAX_U_B_DESC;
3283 def MAX_U_H : MAX_U_H_ENC, MAX_U_H_DESC;
3284 def MAX_U_W : MAX_U_W_ENC, MAX_U_W_DESC;
3285 def MAX_U_D : MAX_U_D_ENC, MAX_U_D_DESC;
3286
3287 def MAXI_S_B : MAXI_S_B_ENC, MAXI_S_B_DESC;
3288 def MAXI_S_H : MAXI_S_H_ENC, MAXI_S_H_DESC;
3289 def MAXI_S_W : MAXI_S_W_ENC, MAXI_S_W_DESC;
3290 def MAXI_S_D : MAXI_S_D_ENC, MAXI_S_D_DESC;
3291
3292 def MAXI_U_B : MAXI_U_B_ENC, MAXI_U_B_DESC;
3293 def MAXI_U_H : MAXI_U_H_ENC, MAXI_U_H_DESC;
3294 def MAXI_U_W : MAXI_U_W_ENC, MAXI_U_W_DESC;
3295 def MAXI_U_D : MAXI_U_D_ENC, MAXI_U_D_DESC;
3296
3297 def MIN_A_B : MIN_A_B_ENC, MIN_A_B_DESC;
3298 def MIN_A_H : MIN_A_H_ENC, MIN_A_H_DESC;
3299 def MIN_A_W : MIN_A_W_ENC, MIN_A_W_DESC;
3300 def MIN_A_D : MIN_A_D_ENC, MIN_A_D_DESC;
3301
3302 def MIN_S_B : MIN_S_B_ENC, MIN_S_B_DESC;
3303 def MIN_S_H : MIN_S_H_ENC, MIN_S_H_DESC;
3304 def MIN_S_W : MIN_S_W_ENC, MIN_S_W_DESC;
3305 def MIN_S_D : MIN_S_D_ENC, MIN_S_D_DESC;
3306
3307 def MIN_U_B : MIN_U_B_ENC, MIN_U_B_DESC;
3308 def MIN_U_H : MIN_U_H_ENC, MIN_U_H_DESC;
3309 def MIN_U_W : MIN_U_W_ENC, MIN_U_W_DESC;
3310 def MIN_U_D : MIN_U_D_ENC, MIN_U_D_DESC;
3311
3312 def MINI_S_B : MINI_S_B_ENC, MINI_S_B_DESC;
3313 def MINI_S_H : MINI_S_H_ENC, MINI_S_H_DESC;
3314 def MINI_S_W : MINI_S_W_ENC, MINI_S_W_DESC;
3315 def MINI_S_D : MINI_S_D_ENC, MINI_S_D_DESC;
3316
3317 def MINI_U_B : MINI_U_B_ENC, MINI_U_B_DESC;
3318 def MINI_U_H : MINI_U_H_ENC, MINI_U_H_DESC;
3319 def MINI_U_W : MINI_U_W_ENC, MINI_U_W_DESC;
3320 def MINI_U_D : MINI_U_D_ENC, MINI_U_D_DESC;
3321
3322 def MOD_S_B : MOD_S_B_ENC, MOD_S_B_DESC;
3323 def MOD_S_H : MOD_S_H_ENC, MOD_S_H_DESC;
3324 def MOD_S_W : MOD_S_W_ENC, MOD_S_W_DESC;
3325 def MOD_S_D : MOD_S_D_ENC, MOD_S_D_DESC;
3326
3327 def MOD_U_B : MOD_U_B_ENC, MOD_U_B_DESC;
3328 def MOD_U_H : MOD_U_H_ENC, MOD_U_H_DESC;
3329 def MOD_U_W : MOD_U_W_ENC, MOD_U_W_DESC;
3330 def MOD_U_D : MOD_U_D_ENC, MOD_U_D_DESC;
3331
3332 def MOVE_V : MOVE_V_ENC, MOVE_V_DESC;
3333
3334 def MSUB_Q_H : MSUB_Q_H_ENC, MSUB_Q_H_DESC;
3335 def MSUB_Q_W : MSUB_Q_W_ENC, MSUB_Q_W_DESC;
3336
3337 def MSUBR_Q_H : MSUBR_Q_H_ENC, MSUBR_Q_H_DESC;
3338 def MSUBR_Q_W : MSUBR_Q_W_ENC, MSUBR_Q_W_DESC;
3339
3340 def MSUBV_B : MSUBV_B_ENC, MSUBV_B_DESC;
3341 def MSUBV_H : MSUBV_H_ENC, MSUBV_H_DESC;
3342 def MSUBV_W : MSUBV_W_ENC, MSUBV_W_DESC;
3343 def MSUBV_D : MSUBV_D_ENC, MSUBV_D_DESC;
3344
3345 def MUL_Q_H : MUL_Q_H_ENC, MUL_Q_H_DESC;
3346 def MUL_Q_W : MUL_Q_W_ENC, MUL_Q_W_DESC;
3347
3348 def MULR_Q_H : MULR_Q_H_ENC, MULR_Q_H_DESC;
3349 def MULR_Q_W : MULR_Q_W_ENC, MULR_Q_W_DESC;
3350
3351 def MULV_B : MULV_B_ENC, MULV_B_DESC;
3352 def MULV_H : MULV_H_ENC, MULV_H_DESC;
3353 def MULV_W : MULV_W_ENC, MULV_W_DESC;
3354 def MULV_D : MULV_D_ENC, MULV_D_DESC;
3355
3356 def NLOC_B : NLOC_B_ENC, NLOC_B_DESC;
3357 def NLOC_H : NLOC_H_ENC, NLOC_H_DESC;
3358 def NLOC_W : NLOC_W_ENC, NLOC_W_DESC;
3359 def NLOC_D : NLOC_D_ENC, NLOC_D_DESC;
3360
3361 def NLZC_B : NLZC_B_ENC, NLZC_B_DESC;
3362 def NLZC_H : NLZC_H_ENC, NLZC_H_DESC;
3363 def NLZC_W : NLZC_W_ENC, NLZC_W_DESC;
3364 def NLZC_D : NLZC_D_ENC, NLZC_D_DESC;
3365
3366 def NOR_V : NOR_V_ENC, NOR_V_DESC;
3367 def NOR_V_H_PSEUDO : NOR_V_H_PSEUDO_DESC,
3368                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3369                                                 MSA128BOpnd:$ws,
3370                                                 MSA128BOpnd:$wt)>;
3371 def NOR_V_W_PSEUDO : NOR_V_W_PSEUDO_DESC,
3372                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3373                                                 MSA128BOpnd:$ws,
3374                                                 MSA128BOpnd:$wt)>;
3375 def NOR_V_D_PSEUDO : NOR_V_D_PSEUDO_DESC,
3376                      PseudoInstExpansion<(NOR_V MSA128BOpnd:$wd,
3377                                                 MSA128BOpnd:$ws,
3378                                                 MSA128BOpnd:$wt)>;
3379
3380 def NORI_B : NORI_B_ENC, NORI_B_DESC;
3381
3382 def OR_V : OR_V_ENC, OR_V_DESC;
3383 def OR_V_H_PSEUDO : OR_V_H_PSEUDO_DESC,
3384                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3385                                               MSA128BOpnd:$ws,
3386                                               MSA128BOpnd:$wt)>;
3387 def OR_V_W_PSEUDO : OR_V_W_PSEUDO_DESC,
3388                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3389                                               MSA128BOpnd:$ws,
3390                                               MSA128BOpnd:$wt)>;
3391 def OR_V_D_PSEUDO : OR_V_D_PSEUDO_DESC,
3392                     PseudoInstExpansion<(OR_V MSA128BOpnd:$wd,
3393                                               MSA128BOpnd:$ws,
3394                                               MSA128BOpnd:$wt)>;
3395
3396 def ORI_B : ORI_B_ENC, ORI_B_DESC;
3397
3398 def PCKEV_B : PCKEV_B_ENC, PCKEV_B_DESC;
3399 def PCKEV_H : PCKEV_H_ENC, PCKEV_H_DESC;
3400 def PCKEV_W : PCKEV_W_ENC, PCKEV_W_DESC;
3401 def PCKEV_D : PCKEV_D_ENC, PCKEV_D_DESC;
3402
3403 def PCKOD_B : PCKOD_B_ENC, PCKOD_B_DESC;
3404 def PCKOD_H : PCKOD_H_ENC, PCKOD_H_DESC;
3405 def PCKOD_W : PCKOD_W_ENC, PCKOD_W_DESC;
3406 def PCKOD_D : PCKOD_D_ENC, PCKOD_D_DESC;
3407
3408 def PCNT_B : PCNT_B_ENC, PCNT_B_DESC;
3409 def PCNT_H : PCNT_H_ENC, PCNT_H_DESC;
3410 def PCNT_W : PCNT_W_ENC, PCNT_W_DESC;
3411 def PCNT_D : PCNT_D_ENC, PCNT_D_DESC;
3412
3413 def SAT_S_B : SAT_S_B_ENC, SAT_S_B_DESC;
3414 def SAT_S_H : SAT_S_H_ENC, SAT_S_H_DESC;
3415 def SAT_S_W : SAT_S_W_ENC, SAT_S_W_DESC;
3416 def SAT_S_D : SAT_S_D_ENC, SAT_S_D_DESC;
3417
3418 def SAT_U_B : SAT_U_B_ENC, SAT_U_B_DESC;
3419 def SAT_U_H : SAT_U_H_ENC, SAT_U_H_DESC;
3420 def SAT_U_W : SAT_U_W_ENC, SAT_U_W_DESC;
3421 def SAT_U_D : SAT_U_D_ENC, SAT_U_D_DESC;
3422
3423 def SHF_B : SHF_B_ENC, SHF_B_DESC;
3424 def SHF_H : SHF_H_ENC, SHF_H_DESC;
3425 def SHF_W : SHF_W_ENC, SHF_W_DESC;
3426
3427 def SLD_B : SLD_B_ENC, SLD_B_DESC;
3428 def SLD_H : SLD_H_ENC, SLD_H_DESC;
3429 def SLD_W : SLD_W_ENC, SLD_W_DESC;
3430 def SLD_D : SLD_D_ENC, SLD_D_DESC;
3431
3432 def SLDI_B : SLDI_B_ENC, SLDI_B_DESC;
3433 def SLDI_H : SLDI_H_ENC, SLDI_H_DESC;
3434 def SLDI_W : SLDI_W_ENC, SLDI_W_DESC;
3435 def SLDI_D : SLDI_D_ENC, SLDI_D_DESC;
3436
3437 def SLL_B : SLL_B_ENC, SLL_B_DESC;
3438 def SLL_H : SLL_H_ENC, SLL_H_DESC;
3439 def SLL_W : SLL_W_ENC, SLL_W_DESC;
3440 def SLL_D : SLL_D_ENC, SLL_D_DESC;
3441
3442 def SLLI_B : SLLI_B_ENC, SLLI_B_DESC;
3443 def SLLI_H : SLLI_H_ENC, SLLI_H_DESC;
3444 def SLLI_W : SLLI_W_ENC, SLLI_W_DESC;
3445 def SLLI_D : SLLI_D_ENC, SLLI_D_DESC;
3446
3447 def SPLAT_B : SPLAT_B_ENC, SPLAT_B_DESC;
3448 def SPLAT_H : SPLAT_H_ENC, SPLAT_H_DESC;
3449 def SPLAT_W : SPLAT_W_ENC, SPLAT_W_DESC;
3450 def SPLAT_D : SPLAT_D_ENC, SPLAT_D_DESC;
3451
3452 def SPLATI_B : SPLATI_B_ENC, SPLATI_B_DESC;
3453 def SPLATI_H : SPLATI_H_ENC, SPLATI_H_DESC;
3454 def SPLATI_W : SPLATI_W_ENC, SPLATI_W_DESC;
3455 def SPLATI_D : SPLATI_D_ENC, SPLATI_D_DESC;
3456
3457 def SRA_B : SRA_B_ENC, SRA_B_DESC;
3458 def SRA_H : SRA_H_ENC, SRA_H_DESC;
3459 def SRA_W : SRA_W_ENC, SRA_W_DESC;
3460 def SRA_D : SRA_D_ENC, SRA_D_DESC;
3461
3462 def SRAI_B : SRAI_B_ENC, SRAI_B_DESC;
3463 def SRAI_H : SRAI_H_ENC, SRAI_H_DESC;
3464 def SRAI_W : SRAI_W_ENC, SRAI_W_DESC;
3465 def SRAI_D : SRAI_D_ENC, SRAI_D_DESC;
3466
3467 def SRAR_B : SRAR_B_ENC, SRAR_B_DESC;
3468 def SRAR_H : SRAR_H_ENC, SRAR_H_DESC;
3469 def SRAR_W : SRAR_W_ENC, SRAR_W_DESC;
3470 def SRAR_D : SRAR_D_ENC, SRAR_D_DESC;
3471
3472 def SRARI_B : SRARI_B_ENC, SRARI_B_DESC;
3473 def SRARI_H : SRARI_H_ENC, SRARI_H_DESC;
3474 def SRARI_W : SRARI_W_ENC, SRARI_W_DESC;
3475 def SRARI_D : SRARI_D_ENC, SRARI_D_DESC;
3476
3477 def SRL_B : SRL_B_ENC, SRL_B_DESC;
3478 def SRL_H : SRL_H_ENC, SRL_H_DESC;
3479 def SRL_W : SRL_W_ENC, SRL_W_DESC;
3480 def SRL_D : SRL_D_ENC, SRL_D_DESC;
3481
3482 def SRLI_B : SRLI_B_ENC, SRLI_B_DESC;
3483 def SRLI_H : SRLI_H_ENC, SRLI_H_DESC;
3484 def SRLI_W : SRLI_W_ENC, SRLI_W_DESC;
3485 def SRLI_D : SRLI_D_ENC, SRLI_D_DESC;
3486
3487 def SRLR_B : SRLR_B_ENC, SRLR_B_DESC;
3488 def SRLR_H : SRLR_H_ENC, SRLR_H_DESC;
3489 def SRLR_W : SRLR_W_ENC, SRLR_W_DESC;
3490 def SRLR_D : SRLR_D_ENC, SRLR_D_DESC;
3491
3492 def SRLRI_B : SRLRI_B_ENC, SRLRI_B_DESC;
3493 def SRLRI_H : SRLRI_H_ENC, SRLRI_H_DESC;
3494 def SRLRI_W : SRLRI_W_ENC, SRLRI_W_DESC;
3495 def SRLRI_D : SRLRI_D_ENC, SRLRI_D_DESC;
3496
3497 def ST_B: ST_B_ENC, ST_B_DESC;
3498 def ST_H: ST_H_ENC, ST_H_DESC;
3499 def ST_W: ST_W_ENC, ST_W_DESC;
3500 def ST_D: ST_D_ENC, ST_D_DESC;
3501
3502 def SUBS_S_B : SUBS_S_B_ENC, SUBS_S_B_DESC;
3503 def SUBS_S_H : SUBS_S_H_ENC, SUBS_S_H_DESC;
3504 def SUBS_S_W : SUBS_S_W_ENC, SUBS_S_W_DESC;
3505 def SUBS_S_D : SUBS_S_D_ENC, SUBS_S_D_DESC;
3506
3507 def SUBS_U_B : SUBS_U_B_ENC, SUBS_U_B_DESC;
3508 def SUBS_U_H : SUBS_U_H_ENC, SUBS_U_H_DESC;
3509 def SUBS_U_W : SUBS_U_W_ENC, SUBS_U_W_DESC;
3510 def SUBS_U_D : SUBS_U_D_ENC, SUBS_U_D_DESC;
3511
3512 def SUBSUS_U_B : SUBSUS_U_B_ENC, SUBSUS_U_B_DESC;
3513 def SUBSUS_U_H : SUBSUS_U_H_ENC, SUBSUS_U_H_DESC;
3514 def SUBSUS_U_W : SUBSUS_U_W_ENC, SUBSUS_U_W_DESC;
3515 def SUBSUS_U_D : SUBSUS_U_D_ENC, SUBSUS_U_D_DESC;
3516
3517 def SUBSUU_S_B : SUBSUU_S_B_ENC, SUBSUU_S_B_DESC;
3518 def SUBSUU_S_H : SUBSUU_S_H_ENC, SUBSUU_S_H_DESC;
3519 def SUBSUU_S_W : SUBSUU_S_W_ENC, SUBSUU_S_W_DESC;
3520 def SUBSUU_S_D : SUBSUU_S_D_ENC, SUBSUU_S_D_DESC;
3521
3522 def SUBV_B : SUBV_B_ENC, SUBV_B_DESC;
3523 def SUBV_H : SUBV_H_ENC, SUBV_H_DESC;
3524 def SUBV_W : SUBV_W_ENC, SUBV_W_DESC;
3525 def SUBV_D : SUBV_D_ENC, SUBV_D_DESC;
3526
3527 def SUBVI_B : SUBVI_B_ENC, SUBVI_B_DESC;
3528 def SUBVI_H : SUBVI_H_ENC, SUBVI_H_DESC;
3529 def SUBVI_W : SUBVI_W_ENC, SUBVI_W_DESC;
3530 def SUBVI_D : SUBVI_D_ENC, SUBVI_D_DESC;
3531
3532 def VSHF_B : VSHF_B_ENC, VSHF_B_DESC;
3533 def VSHF_H : VSHF_H_ENC, VSHF_H_DESC;
3534 def VSHF_W : VSHF_W_ENC, VSHF_W_DESC;
3535 def VSHF_D : VSHF_D_ENC, VSHF_D_DESC;
3536
3537 def XOR_V : XOR_V_ENC, XOR_V_DESC;
3538 def XOR_V_H_PSEUDO : XOR_V_H_PSEUDO_DESC,
3539                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3540                                                 MSA128BOpnd:$ws,
3541                                                 MSA128BOpnd:$wt)>;
3542 def XOR_V_W_PSEUDO : XOR_V_W_PSEUDO_DESC,
3543                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3544                                                 MSA128BOpnd:$ws,
3545                                                 MSA128BOpnd:$wt)>;
3546 def XOR_V_D_PSEUDO : XOR_V_D_PSEUDO_DESC,
3547                      PseudoInstExpansion<(XOR_V MSA128BOpnd:$wd,
3548                                                 MSA128BOpnd:$ws,
3549                                                 MSA128BOpnd:$wt)>;
3550
3551 def XORI_B : XORI_B_ENC, XORI_B_DESC;
3552
3553 // Patterns.
3554 class MSAPat<dag pattern, dag result, list<Predicate> pred = [HasMSA]> :
3555   Pat<pattern, result>, Requires<pred>;
3556
3557 def : MSAPat<(extractelt (v4i32 MSA128W:$ws), immZExt4:$idx),
3558              (COPY_S_W MSA128W:$ws, immZExt4:$idx)>;
3559
3560 def : MSAPat<(v8f16 (load addrimm10lsl1:$addr)), (LD_H addrimm10lsl1:$addr)>;
3561 def : MSAPat<(v4f32 (load addrimm10lsl2:$addr)), (LD_W addrimm10lsl2:$addr)>;
3562 def : MSAPat<(v2f64 (load addrimm10lsl3:$addr)), (LD_D addrimm10lsl3:$addr)>;
3563
3564 def ST_FH : MSAPat<(store (v8f16 MSA128H:$ws), addrimm10lsl1:$addr),
3565                    (ST_H MSA128H:$ws, addrimm10lsl1:$addr)>;
3566 def ST_FW : MSAPat<(store (v4f32 MSA128W:$ws), addrimm10lsl2:$addr),
3567                    (ST_W MSA128W:$ws, addrimm10lsl2:$addr)>;
3568 def ST_FD : MSAPat<(store (v2f64 MSA128D:$ws), addrimm10lsl3:$addr),
3569                    (ST_D MSA128D:$ws, addrimm10lsl3:$addr)>;
3570
3571 class MSA_FABS_PSEUDO_DESC_BASE<RegisterOperand ROWD,
3572                                 RegisterOperand ROWS = ROWD,
3573                                 InstrItinClass itin = NoItinerary> :
3574   MSAPseudo<(outs ROWD:$wd),
3575             (ins ROWS:$ws),
3576             [(set ROWD:$wd, (fabs ROWS:$ws))]> {
3577   InstrItinClass Itinerary = itin;
3578 }
3579 def FABS_W : MSA_FABS_PSEUDO_DESC_BASE<MSA128WOpnd>,
3580              PseudoInstExpansion<(FMAX_A_W MSA128WOpnd:$wd, MSA128WOpnd:$ws,
3581                                            MSA128WOpnd:$ws)>;
3582 def FABS_D : MSA_FABS_PSEUDO_DESC_BASE<MSA128DOpnd>,
3583              PseudoInstExpansion<(FMAX_A_D MSA128DOpnd:$wd, MSA128DOpnd:$ws,
3584                                            MSA128DOpnd:$ws)>;
3585
3586 class MSABitconvertPat<ValueType DstVT, ValueType SrcVT,
3587                        RegisterClass DstRC, list<Predicate> preds = [HasMSA]> :
3588    MSAPat<(DstVT (bitconvert SrcVT:$src)),
3589           (COPY_TO_REGCLASS SrcVT:$src, DstRC), preds>;
3590
3591 // These are endian-independent because the element size doesnt change
3592 def : MSABitconvertPat<v8i16, v8f16, MSA128H>;
3593 def : MSABitconvertPat<v4i32, v4f32, MSA128W>;
3594 def : MSABitconvertPat<v2i64, v2f64, MSA128D>;
3595 def : MSABitconvertPat<v8f16, v8i16, MSA128H>;
3596 def : MSABitconvertPat<v4f32, v4i32, MSA128W>;
3597 def : MSABitconvertPat<v2f64, v2i64, MSA128D>;
3598
3599 // Little endian bitcasts are always no-ops
3600 def : MSABitconvertPat<v16i8, v8i16, MSA128B, [HasMSA, IsLE]>;
3601 def : MSABitconvertPat<v16i8, v4i32, MSA128B, [HasMSA, IsLE]>;
3602 def : MSABitconvertPat<v16i8, v2i64, MSA128B, [HasMSA, IsLE]>;
3603 def : MSABitconvertPat<v16i8, v8f16, MSA128B, [HasMSA, IsLE]>;
3604 def : MSABitconvertPat<v16i8, v4f32, MSA128B, [HasMSA, IsLE]>;
3605 def : MSABitconvertPat<v16i8, v2f64, MSA128B, [HasMSA, IsLE]>;
3606
3607 def : MSABitconvertPat<v8i16, v16i8, MSA128H, [HasMSA, IsLE]>;
3608 def : MSABitconvertPat<v8i16, v4i32, MSA128H, [HasMSA, IsLE]>;
3609 def : MSABitconvertPat<v8i16, v2i64, MSA128H, [HasMSA, IsLE]>;
3610 def : MSABitconvertPat<v8i16, v4f32, MSA128H, [HasMSA, IsLE]>;
3611 def : MSABitconvertPat<v8i16, v2f64, MSA128H, [HasMSA, IsLE]>;
3612
3613 def : MSABitconvertPat<v4i32, v16i8, MSA128W, [HasMSA, IsLE]>;
3614 def : MSABitconvertPat<v4i32, v8i16, MSA128W, [HasMSA, IsLE]>;
3615 def : MSABitconvertPat<v4i32, v2i64, MSA128W, [HasMSA, IsLE]>;
3616 def : MSABitconvertPat<v4i32, v8f16, MSA128W, [HasMSA, IsLE]>;
3617 def : MSABitconvertPat<v4i32, v2f64, MSA128W, [HasMSA, IsLE]>;
3618
3619 def : MSABitconvertPat<v2i64, v16i8, MSA128D, [HasMSA, IsLE]>;
3620 def : MSABitconvertPat<v2i64, v8i16, MSA128D, [HasMSA, IsLE]>;
3621 def : MSABitconvertPat<v2i64, v4i32, MSA128D, [HasMSA, IsLE]>;
3622 def : MSABitconvertPat<v2i64, v8f16, MSA128D, [HasMSA, IsLE]>;
3623 def : MSABitconvertPat<v2i64, v4f32, MSA128D, [HasMSA, IsLE]>;
3624
3625 def : MSABitconvertPat<v4f32, v16i8, MSA128W, [HasMSA, IsLE]>;
3626 def : MSABitconvertPat<v4f32, v8i16, MSA128W, [HasMSA, IsLE]>;
3627 def : MSABitconvertPat<v4f32, v2i64, MSA128W, [HasMSA, IsLE]>;
3628 def : MSABitconvertPat<v4f32, v8f16, MSA128W, [HasMSA, IsLE]>;
3629 def : MSABitconvertPat<v4f32, v2f64, MSA128W, [HasMSA, IsLE]>;
3630
3631 def : MSABitconvertPat<v2f64, v16i8, MSA128D, [HasMSA, IsLE]>;
3632 def : MSABitconvertPat<v2f64, v8i16, MSA128D, [HasMSA, IsLE]>;
3633 def : MSABitconvertPat<v2f64, v4i32, MSA128D, [HasMSA, IsLE]>;
3634 def : MSABitconvertPat<v2f64, v8f16, MSA128D, [HasMSA, IsLE]>;
3635 def : MSABitconvertPat<v2f64, v4f32, MSA128D, [HasMSA, IsLE]>;
3636
3637 // Big endian bitcasts expand to shuffle instructions.
3638 // This is because bitcast is defined to be a store/load sequence and the
3639 // vector store/load instructions are mixed-endian with respect to the vector
3640 // as a whole (little endian with respect to element order, but big endian
3641 // elements).
3642
3643 class MSABitconvertReverseQuartersPat<ValueType DstVT, ValueType SrcVT,
3644                                       RegisterClass DstRC, MSAInst Insn,
3645                                       RegisterClass ViaRC> :
3646   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3647          (COPY_TO_REGCLASS (Insn (COPY_TO_REGCLASS SrcVT:$src, ViaRC), 27),
3648                            DstRC),
3649          [HasMSA, IsBE]>;
3650
3651 class MSABitconvertReverseHalvesPat<ValueType DstVT, ValueType SrcVT,
3652                                     RegisterClass DstRC, MSAInst Insn,
3653                                     RegisterClass ViaRC> :
3654   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3655          (COPY_TO_REGCLASS (Insn (COPY_TO_REGCLASS SrcVT:$src, ViaRC), 177),
3656                            DstRC),
3657          [HasMSA, IsBE]>;
3658
3659 class MSABitconvertReverseBInHPat<ValueType DstVT, ValueType SrcVT,
3660                                   RegisterClass DstRC> :
3661   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_B, MSA128B>;
3662
3663 class MSABitconvertReverseBInWPat<ValueType DstVT, ValueType SrcVT,
3664                                   RegisterClass DstRC> :
3665   MSABitconvertReverseQuartersPat<DstVT, SrcVT, DstRC, SHF_B, MSA128B>;
3666
3667 class MSABitconvertReverseBInDPat<ValueType DstVT, ValueType SrcVT,
3668                                   RegisterClass DstRC> :
3669   MSAPat<(DstVT (bitconvert SrcVT:$src)),
3670          (COPY_TO_REGCLASS
3671            (SHF_W
3672              (COPY_TO_REGCLASS
3673                (SHF_B (COPY_TO_REGCLASS SrcVT:$src, MSA128B), 27),
3674                MSA128W), 177),
3675            DstRC),
3676          [HasMSA, IsBE]>;
3677
3678 class MSABitconvertReverseHInWPat<ValueType DstVT, ValueType SrcVT,
3679                                   RegisterClass DstRC> :
3680   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_H, MSA128H>;
3681
3682 class MSABitconvertReverseHInDPat<ValueType DstVT, ValueType SrcVT,
3683                                   RegisterClass DstRC> :
3684   MSABitconvertReverseQuartersPat<DstVT, SrcVT, DstRC, SHF_H, MSA128H>;
3685
3686 class MSABitconvertReverseWInDPat<ValueType DstVT, ValueType SrcVT,
3687                                   RegisterClass DstRC> :
3688   MSABitconvertReverseHalvesPat<DstVT, SrcVT, DstRC, SHF_W, MSA128W>;
3689
3690 def : MSABitconvertReverseBInHPat<v8i16, v16i8, MSA128H>;
3691 def : MSABitconvertReverseBInHPat<v8f16, v16i8, MSA128H>;
3692 def : MSABitconvertReverseBInWPat<v4i32, v16i8, MSA128W>;
3693 def : MSABitconvertReverseBInWPat<v4f32, v16i8, MSA128W>;
3694 def : MSABitconvertReverseBInDPat<v2i64, v16i8, MSA128D>;
3695 def : MSABitconvertReverseBInDPat<v2f64, v16i8, MSA128D>;
3696
3697 def : MSABitconvertReverseBInHPat<v16i8, v8i16, MSA128B>;
3698 def : MSABitconvertReverseHInWPat<v4i32, v8i16, MSA128W>;
3699 def : MSABitconvertReverseHInWPat<v4f32, v8i16, MSA128W>;
3700 def : MSABitconvertReverseHInDPat<v2i64, v8i16, MSA128D>;
3701 def : MSABitconvertReverseHInDPat<v2f64, v8i16, MSA128D>;
3702
3703 def : MSABitconvertReverseBInHPat<v16i8, v8f16, MSA128B>;
3704 def : MSABitconvertReverseHInWPat<v4i32, v8f16, MSA128W>;
3705 def : MSABitconvertReverseHInWPat<v4f32, v8f16, MSA128W>;
3706 def : MSABitconvertReverseHInDPat<v2i64, v8f16, MSA128D>;
3707 def : MSABitconvertReverseHInDPat<v2f64, v8f16, MSA128D>;
3708
3709 def : MSABitconvertReverseBInWPat<v16i8, v4i32, MSA128B>;
3710 def : MSABitconvertReverseHInWPat<v8i16, v4i32, MSA128H>;
3711 def : MSABitconvertReverseHInWPat<v8f16, v4i32, MSA128H>;
3712 def : MSABitconvertReverseWInDPat<v2i64, v4i32, MSA128D>;
3713 def : MSABitconvertReverseWInDPat<v2f64, v4i32, MSA128D>;
3714
3715 def : MSABitconvertReverseBInWPat<v16i8, v4f32, MSA128B>;
3716 def : MSABitconvertReverseHInWPat<v8i16, v4f32, MSA128H>;
3717 def : MSABitconvertReverseHInWPat<v8f16, v4f32, MSA128H>;
3718 def : MSABitconvertReverseWInDPat<v2i64, v4f32, MSA128D>;
3719 def : MSABitconvertReverseWInDPat<v2f64, v4f32, MSA128D>;
3720
3721 def : MSABitconvertReverseBInDPat<v16i8, v2i64, MSA128B>;
3722 def : MSABitconvertReverseHInDPat<v8i16, v2i64, MSA128H>;
3723 def : MSABitconvertReverseHInDPat<v8f16, v2i64, MSA128H>;
3724 def : MSABitconvertReverseWInDPat<v4i32, v2i64, MSA128W>;
3725 def : MSABitconvertReverseWInDPat<v4f32, v2i64, MSA128W>;
3726
3727 def : MSABitconvertReverseBInDPat<v16i8, v2f64, MSA128B>;
3728 def : MSABitconvertReverseHInDPat<v8i16, v2f64, MSA128H>;
3729 def : MSABitconvertReverseHInDPat<v8f16, v2f64, MSA128H>;
3730 def : MSABitconvertReverseWInDPat<v4i32, v2f64, MSA128W>;
3731 def : MSABitconvertReverseWInDPat<v4f32, v2f64, MSA128W>;
3732
3733 // Pseudos used to implement BNZ.df, and BZ.df
3734
3735 class MSA_CBRANCH_PSEUDO_DESC_BASE<SDPatternOperator OpNode, ValueType TyNode,
3736                                    RegisterClass RCWS,
3737                                    InstrItinClass itin = NoItinerary> :
3738   MipsPseudo<(outs GPR32:$dst),
3739              (ins RCWS:$ws),
3740              [(set GPR32:$dst, (OpNode (TyNode RCWS:$ws)))]> {
3741   bit usesCustomInserter = 1;
3742   bit hasNoSchedulingInfo = 1;
3743 }
3744
3745 def SNZ_B_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v16i8,
3746                                                 MSA128B, NoItinerary>;
3747 def SNZ_H_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v8i16,
3748                                                 MSA128H, NoItinerary>;
3749 def SNZ_W_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v4i32,
3750                                                 MSA128W, NoItinerary>;
3751 def SNZ_D_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllNonZero, v2i64,
3752                                                 MSA128D, NoItinerary>;
3753 def SNZ_V_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAnyNonZero, v16i8,
3754                                                 MSA128B, NoItinerary>;
3755
3756 def SZ_B_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v16i8,
3757                                                MSA128B, NoItinerary>;
3758 def SZ_H_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v8i16,
3759                                                MSA128H, NoItinerary>;
3760 def SZ_W_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v4i32,
3761                                                MSA128W, NoItinerary>;
3762 def SZ_D_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAllZero, v2i64,
3763                                                MSA128D, NoItinerary>;
3764 def SZ_V_PSEUDO : MSA_CBRANCH_PSEUDO_DESC_BASE<MipsVAnyZero, v16i8,
3765                                                MSA128B, NoItinerary>;
3766
3767 // Pseudoes used to implement transparent fp16 support.
3768
3769 let ASEPredicate = [HasMSA] in {
3770   let usesCustomInserter = 1 in {
3771     def ST_F16 :
3772         MipsPseudo<(outs), (ins MSA128F16:$ws, mem_simm10:$addr),
3773                    [(store (f16 MSA128F16:$ws), (addrimm10:$addr))]>;
3774     def LD_F16 :
3775         MipsPseudo<(outs MSA128F16:$ws), (ins mem_simm10:$addr),
3776                    [(set MSA128F16:$ws, (f16 (load addrimm10:$addr)))]>;
3777   }
3778
3779   let usesCustomInserter = 1, hasNoSchedulingInfo = 1 in {
3780     def MSA_FP_EXTEND_W_PSEUDO :
3781         MipsPseudo<(outs FGR32Opnd:$fd), (ins MSA128F16:$ws),
3782                    [(set FGR32Opnd:$fd, (f32 (fpextend MSA128F16:$ws)))]>;
3783     def MSA_FP_ROUND_W_PSEUDO :
3784         MipsPseudo<(outs MSA128F16:$wd), (ins FGR32Opnd:$fs),
3785                    [(set MSA128F16:$wd, (f16 (fpround FGR32Opnd:$fs)))]>;
3786     def MSA_FP_EXTEND_D_PSEUDO :
3787         MipsPseudo<(outs FGR64Opnd:$fd), (ins MSA128F16:$ws),
3788                    [(set FGR64Opnd:$fd, (f64 (fpextend MSA128F16:$ws)))]>;
3789     def MSA_FP_ROUND_D_PSEUDO :
3790         MipsPseudo<(outs MSA128F16:$wd), (ins FGR64Opnd:$fs),
3791                    [(set MSA128F16:$wd, (f16 (fpround FGR64Opnd:$fs)))]>;
3792   }
3793
3794   def : MipsPat<(MipsTruncIntFP MSA128F16:$ws),
3795                 (TRUNC_W_D64 (MSA_FP_EXTEND_D_PSEUDO MSA128F16:$ws))>,
3796         ISA_MIPS1, ASE_MSA;
3797
3798   def : MipsPat<(MipsFPCmp MSA128F16:$ws, MSA128F16:$wt, imm:$cond),
3799                 (FCMP_S32 (MSA_FP_EXTEND_W_PSEUDO MSA128F16:$ws),
3800                           (MSA_FP_EXTEND_W_PSEUDO MSA128F16:$wt), imm:$cond)>,
3801         ISA_MIPS1_NOT_32R6_64R6, ASE_MSA;
3802 }
3803
3804 def vsplati64_imm_eq_63 : PatLeaf<(bitconvert (v4i32 (build_vector))), [{
3805   APInt Imm;
3806   SDNode *BV = N->getOperand(0).getNode();
3807   EVT EltTy = N->getValueType(0).getVectorElementType();
3808
3809   return selectVSplat(BV, Imm, EltTy.getSizeInBits()) &&
3810          Imm.getBitWidth() == EltTy.getSizeInBits() && Imm == 63;
3811 }]>;
3812
3813 def immi32Cst7  : ImmLeaf<i32, [{return isUInt<32>(Imm) && Imm == 7;}]>;
3814 def immi32Cst15 : ImmLeaf<i32, [{return isUInt<32>(Imm) && Imm == 15;}]>;
3815 def immi32Cst31 : ImmLeaf<i32, [{return isUInt<32>(Imm) && Imm == 31;}]>;
3816
3817 def vsplati8imm7 :   PatFrag<(ops node:$wt),
3818                              (and node:$wt, (vsplati8 immi32Cst7))>;
3819 def vsplati16imm15 : PatFrag<(ops node:$wt),
3820                              (and node:$wt, (vsplati16 immi32Cst15))>;
3821 def vsplati32imm31 : PatFrag<(ops node:$wt),
3822                              (and node:$wt, (vsplati32 immi32Cst31))>;
3823 def vsplati64imm63 : PatFrag<(ops node:$wt),
3824                              (and node:$wt, vsplati64_imm_eq_63)>;
3825
3826 class MSAShiftPat<SDNode Node, ValueType VT, MSAInst Insn, dag Vec> :
3827   MSAPat<(VT (Node VT:$ws, (VT (and VT:$wt, Vec)))),
3828          (VT (Insn VT:$ws, VT:$wt))>;
3829
3830 class MSABitPat<SDNode Node, ValueType VT, MSAInst Insn, PatFrag Frag> :
3831   MSAPat<(VT (Node VT:$ws, (shl vsplat_imm_eq_1, (Frag VT:$wt)))),
3832          (VT (Insn VT:$ws, VT:$wt))>;
3833
3834 multiclass MSAShiftPats<SDNode Node, string Insn> {
3835   def : MSAShiftPat<Node, v16i8, !cast<MSAInst>(Insn#_B),
3836                     (vsplati8 immi32Cst7)>;
3837   def : MSAShiftPat<Node, v8i16, !cast<MSAInst>(Insn#_H),
3838                     (vsplati16 immi32Cst15)>;
3839   def : MSAShiftPat<Node, v4i32, !cast<MSAInst>(Insn#_W),
3840                     (vsplati32 immi32Cst31)>;
3841   def : MSAPat<(v2i64 (Node v2i64:$ws, (v2i64 (and v2i64:$wt,
3842                                                    vsplati64_imm_eq_63)))),
3843                (v2i64 (!cast<MSAInst>(Insn#_D) v2i64:$ws, v2i64:$wt))>;
3844 }
3845
3846 multiclass MSABitPats<SDNode Node, string Insn> {
3847   def : MSABitPat<Node, v16i8, !cast<MSAInst>(Insn#_B), vsplati8imm7>;
3848   def : MSABitPat<Node, v8i16, !cast<MSAInst>(Insn#_H), vsplati16imm15>;
3849   def : MSABitPat<Node, v4i32, !cast<MSAInst>(Insn#_W), vsplati32imm31>;
3850   def : MSAPat<(Node v2i64:$ws, (shl (v2i64 vsplati64_imm_eq_1),
3851                                      (vsplati64imm63 v2i64:$wt))),
3852                (v2i64 (!cast<MSAInst>(Insn#_D) v2i64:$ws, v2i64:$wt))>;
3853 }
3854
3855 defm : MSAShiftPats<shl, "SLL">;
3856 defm : MSAShiftPats<srl, "SRL">;
3857 defm : MSAShiftPats<sra, "SRA">;
3858 defm : MSABitPats<xor, "BNEG">;
3859 defm : MSABitPats<or, "BSET">;
3860
3861 def : MSAPat<(and v16i8:$ws, (xor (shl vsplat_imm_eq_1,
3862                                        (vsplati8imm7 v16i8:$wt)),
3863                                   immAllOnesV)),
3864              (v16i8 (BCLR_B v16i8:$ws, v16i8:$wt))>;
3865 def : MSAPat<(and v8i16:$ws, (xor (shl vsplat_imm_eq_1,
3866                                        (vsplati16imm15 v8i16:$wt)),
3867                              immAllOnesV)),
3868              (v8i16 (BCLR_H v8i16:$ws, v8i16:$wt))>;
3869 def : MSAPat<(and v4i32:$ws, (xor (shl vsplat_imm_eq_1,
3870                                        (vsplati32imm31 v4i32:$wt)),
3871                              immAllOnesV)),
3872              (v4i32 (BCLR_W v4i32:$ws, v4i32:$wt))>;
3873 def : MSAPat<(and v2i64:$ws, (xor (shl (v2i64 vsplati64_imm_eq_1),
3874                                        (vsplati64imm63 v2i64:$wt)),
3875                                   (bitconvert (v4i32 immAllOnesV)))),
3876              (v2i64 (BCLR_D v2i64:$ws, v2i64:$wt))>;
3877
3878 // Vector extraction with fixed index.
3879 //
3880 // Extracting 32-bit values on MSA32 should always use COPY_S_W rather than
3881 // COPY_U_W, even for the zero-extended case. This is because our forward
3882 // compatibility strategy is to consider registers to be infinitely
3883 // sign-extended so that a MIPS64 can execute MIPS32 code without getting
3884 // different register values.
3885 def : MSAPat<(vextract_zext_i32 (v4i32 MSA128W:$ws), immZExt2Ptr:$idx),
3886              (COPY_S_W MSA128W:$ws, immZExt2:$idx)>, ASE_MSA_NOT_MSA64;
3887 def : MSAPat<(vextract_zext_i32 (v4f32 MSA128W:$ws), immZExt2Ptr:$idx),
3888              (COPY_S_W MSA128W:$ws, immZExt2:$idx)>, ASE_MSA_NOT_MSA64;
3889
3890 // Extracting 64-bit values on MSA64 should always use COPY_S_D rather than
3891 // COPY_U_D, even for the zero-extended case. This is because our forward
3892 // compatibility strategy is to consider registers to be infinitely
3893 // sign-extended so that a hypothetical MIPS128 would be able to execute MIPS64
3894 // code without getting different register values.
3895 def : MSAPat<(vextract_zext_i64 (v2i64 MSA128D:$ws), immZExt1Ptr:$idx),
3896              (COPY_S_D MSA128D:$ws, immZExt1:$idx)>, ASE_MSA64;
3897 def : MSAPat<(vextract_zext_i64 (v2f64 MSA128D:$ws), immZExt1Ptr:$idx),
3898              (COPY_S_D MSA128D:$ws, immZExt1:$idx)>, ASE_MSA64;
3899
3900 // Vector extraction with variable index
3901 def : MSAPat<(i32 (vextract_sext_i8 v16i8:$ws, i32:$idx)),
3902              (SRA (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_B v16i8:$ws,
3903                                                                   i32:$idx),
3904                                                          sub_lo)),
3905                                     GPR32), (i32 24))>;
3906 def : MSAPat<(i32 (vextract_sext_i16 v8i16:$ws, i32:$idx)),
3907              (SRA (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_H v8i16:$ws,
3908                                                                   i32:$idx),
3909                                                          sub_lo)),
3910                                     GPR32), (i32 16))>;
3911 def : MSAPat<(i32 (vextract_sext_i32 v4i32:$ws, i32:$idx)),
3912              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_W v4i32:$ws,
3913                                                              i32:$idx),
3914                                                     sub_lo)),
3915                                GPR32)>;
3916 def : MSAPat<(i64 (vextract_sext_i64 v2i64:$ws, i32:$idx)),
3917              (COPY_TO_REGCLASS (i64 (EXTRACT_SUBREG (SPLAT_D v2i64:$ws,
3918                                                              i32:$idx),
3919                                                     sub_64)),
3920                                GPR64), [HasMSA, IsGP64bit]>;
3921
3922 def : MSAPat<(i32 (vextract_zext_i8 v16i8:$ws, i32:$idx)),
3923              (SRL (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_B v16i8:$ws,
3924                                                                   i32:$idx),
3925                                                          sub_lo)),
3926                                     GPR32), (i32 24))>;
3927 def : MSAPat<(i32 (vextract_zext_i16 v8i16:$ws, i32:$idx)),
3928              (SRL (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_H v8i16:$ws,
3929                                                                   i32:$idx),
3930                                                          sub_lo)),
3931                                     GPR32), (i32 16))>;
3932 def : MSAPat<(i32 (vextract_zext_i32 v4i32:$ws, i32:$idx)),
3933              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG (SPLAT_W v4i32:$ws,
3934                                                              i32:$idx),
3935                                                     sub_lo)),
3936                                GPR32)>;
3937 def : MSAPat<(i64 (vextract_zext_i64 v2i64:$ws, i32:$idx)),
3938              (COPY_TO_REGCLASS (i64 (EXTRACT_SUBREG (SPLAT_D v2i64:$ws,
3939                                                              i32:$idx),
3940                                                     sub_64)),
3941                                GPR64), [HasMSA, IsGP64bit]>;
3942
3943 def : MSAPat<(f32 (vector_extract v4f32:$ws, i32:$idx)),
3944              (f32 (EXTRACT_SUBREG (SPLAT_W v4f32:$ws,
3945                                            i32:$idx),
3946                                   sub_lo))>;
3947 def : MSAPat<(f64 (vector_extract v2f64:$ws, i32:$idx)),
3948              (f64 (EXTRACT_SUBREG (SPLAT_D v2f64:$ws,
3949                                            i32:$idx),
3950                                   sub_64))>;
3951
3952 // Vector extraction with variable index (N64 ABI)
3953 def : MSAPat<
3954   (i32 (vextract_sext_i8 v16i8:$ws, i64:$idx)),
3955   (SRA (COPY_TO_REGCLASS
3956          (i32 (EXTRACT_SUBREG
3957                 (SPLAT_B v16i8:$ws,
3958                   (COPY_TO_REGCLASS
3959                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3960                 sub_lo)),
3961          GPR32),
3962        (i32 24))>;
3963 def : MSAPat<
3964   (i32 (vextract_sext_i16 v8i16:$ws, i64:$idx)),
3965   (SRA (COPY_TO_REGCLASS
3966          (i32 (EXTRACT_SUBREG
3967                 (SPLAT_H v8i16:$ws,
3968                   (COPY_TO_REGCLASS
3969                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3970                 sub_lo)),
3971          GPR32),
3972        (i32 16))>;
3973 def : MSAPat<
3974   (i32 (vextract_sext_i32 v4i32:$ws, i64:$idx)),
3975   (COPY_TO_REGCLASS
3976     (i32 (EXTRACT_SUBREG
3977            (SPLAT_W v4i32:$ws,
3978              (COPY_TO_REGCLASS
3979                (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3980            sub_lo)),
3981     GPR32)>;
3982 def : MSAPat<
3983   (i64 (vextract_sext_i64 v2i64:$ws, i64:$idx)),
3984   (COPY_TO_REGCLASS
3985     (i64 (EXTRACT_SUBREG
3986            (SPLAT_D v2i64:$ws,
3987              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3988            sub_64)),
3989     GPR64), [HasMSA, IsGP64bit]>;
3990
3991 def : MSAPat<
3992   (i32 (vextract_zext_i8 v16i8:$ws, i64:$idx)),
3993   (SRL (COPY_TO_REGCLASS
3994          (i32 (EXTRACT_SUBREG
3995                  (SPLAT_B v16i8:$ws,
3996                    (COPY_TO_REGCLASS
3997                      (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
3998                  sub_lo)),
3999          GPR32),
4000        (i32 24))>;
4001 def : MSAPat<
4002   (i32 (vextract_zext_i16 v8i16:$ws, i64:$idx)),
4003   (SRL (COPY_TO_REGCLASS
4004          (i32 (EXTRACT_SUBREG
4005                 (SPLAT_H v8i16:$ws,
4006                   (COPY_TO_REGCLASS
4007                     (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
4008                 sub_lo)),
4009          GPR32),
4010        (i32 16))>;
4011 def : MSAPat<
4012   (i32 (vextract_zext_i32 v4i32:$ws, i64:$idx)),
4013   (COPY_TO_REGCLASS
4014     (i32 (EXTRACT_SUBREG
4015            (SPLAT_W v4i32:$ws,
4016              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
4017            sub_lo)),
4018     GPR32)>;
4019 def : MSAPat<
4020   (i64 (vextract_zext_i64 v2i64:$ws, i64:$idx)),
4021   (COPY_TO_REGCLASS
4022     (i64 (EXTRACT_SUBREG
4023            (SPLAT_D v2i64:$ws,
4024              (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
4025            sub_64)),
4026     GPR64),
4027   [HasMSA, IsGP64bit]>;
4028
4029 def : MSAPat<
4030   (f32 (vector_extract v4f32:$ws, i64:$idx)),
4031   (f32 (EXTRACT_SUBREG
4032          (SPLAT_W v4f32:$ws,
4033            (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
4034          sub_lo))>;
4035 def : MSAPat<
4036   (f64 (vector_extract v2f64:$ws, i64:$idx)),
4037   (f64 (EXTRACT_SUBREG
4038          (SPLAT_D v2f64:$ws,
4039            (COPY_TO_REGCLASS (i32 (EXTRACT_SUBREG i64:$idx, sub_32)), GPR32)),
4040          sub_64))>;
4041
4042 def : MSAPat<(vfseteq_v4f32 MSA128WOpnd:$a, MSA128WOpnd:$b),
4043              (FCEQ_W MSA128WOpnd:$a, MSA128WOpnd:$b)>;
4044 def : MSAPat<(vfseteq_v2f64 MSA128DOpnd:$a, MSA128DOpnd:$b),
4045              (FCEQ_D MSA128DOpnd:$a, MSA128DOpnd:$b)>;
4046 def : MSAPat<(vfsetle_v4f32 MSA128WOpnd:$a, MSA128WOpnd:$b),
4047              (FCLE_W MSA128WOpnd:$a, MSA128WOpnd:$b)>;
4048 def : MSAPat<(vfsetle_v2f64 MSA128DOpnd:$a, MSA128DOpnd:$b),
4049              (FCLE_D MSA128DOpnd:$a, MSA128DOpnd:$b)>;
4050 def : MSAPat<(vfsetlt_v4f32 MSA128WOpnd:$a, MSA128WOpnd:$b),
4051              (FCLT_W MSA128WOpnd:$a, MSA128WOpnd:$b)>;
4052 def : MSAPat<(vfsetlt_v2f64 MSA128DOpnd:$a, MSA128DOpnd:$b),
4053              (FCLT_D MSA128DOpnd:$a, MSA128DOpnd:$b)>;
4054 def : MSAPat<(vfsetne_v4f32 MSA128WOpnd:$a, MSA128WOpnd:$b),
4055              (FCNE_W MSA128WOpnd:$a, MSA128WOpnd:$b)>;
4056 def : MSAPat<(vfsetne_v2f64 MSA128DOpnd:$a, MSA128DOpnd:$b),
4057              (FCNE_D MSA128DOpnd:$a, MSA128DOpnd:$b)>;