docs/ReleaseNotes.rst

   1 =========================
   2 LLVM 10.0.0 Release Notes
   3 =========================
   4
   5 .. contents::
   6     :local:
   7
   8 .. warning::
   9    These are in-progress notes for the upcoming LLVM 10 release.
  10    Release notes for previous releases can be found on
  11    `the Download Page <https://releases.llvm.org/download.html>`_.
  12
  13
  14 Introduction
  15 ============
  16
  17 This document contains the release notes for the LLVM Compiler Infrastructure,
  18 release 10.0.0.  Here we describe the status of LLVM, including major improvements
  19 from the previous release, improvements in various subprojects of LLVM, and
  20 some of the current users of the code.  All LLVM releases may be downloaded
  21 from the `LLVM releases web site <https://llvm.org/releases/>`_.
  22
  23 For more information about LLVM, including information about the latest
  24 release, please check out the `main LLVM web site <https://llvm.org/>`_.  If you
  25 have questions or comments, the `LLVM Developer's Mailing List
  26 <https://lists.llvm.org/mailman/listinfo/llvm-dev>`_ is a good place to send
  27 them.
  28
  29 Note that if you are reading this file from a Subversion checkout or the main
  30 LLVM web page, this document applies to the *next* release, not the current
  31 one.  To see the release notes for a specific release, please see the `releases
  32 page <https://llvm.org/releases/>`_.
  33
  34 Non-comprehensive list of changes in this release
  35 =================================================
  36 .. NOTE
  37    For small 1-3 sentence descriptions, just add an entry at the end of
  38    this list. If your description won't fit comfortably in one bullet
  39    point (e.g. maybe you would like to give an example of the
  40    functionality, or simply have a lot to talk about), see the `NOTE` below
  41    for adding a new subsection.
  42
  43 * The ISD::FP_ROUND_INREG opcode and related code was removed from SelectionDAG.
  44 * Enabled MemorySSA as a loop dependency.
  45
  46 .. NOTE
  47    If you would like to document a larger change, then you can add a
  48    subsection about it right here. You can copy the following boilerplate
  49    and un-indent it (the indentation causes it to be inside this comment).
  50
  51    Special New Feature
  52    -------------------
  53
  54    Makes programs 10x faster by doing Special New Thing.
  55
  56 Changes to the LLVM IR
  57 ----------------------
  58
  59 * Unnamed function arguments now get printed with their automatically
  60   generated name (e.g. "i32 %0") in definitions. This may require front-ends
  61   to update their tests; if so there is a script utils/add_argument_names.py
  62   that correctly converted 80-90% of Clang tests. Some manual work will almost
  63   certainly still be needed.
  64
  65
  66 Changes to building LLVM
  67 ------------------------
  68
  69 Changes to the ARM Backend
  70 --------------------------
  71
  72  During this release ...
  73
  74
  75 Changes to the MIPS Target
  76 --------------------------
  77
  78  During this release ...
  79
  80
  81 Changes to the PowerPC Target
  82 -----------------------------
  83
  84  During this release ...
  85
  86 Changes to the X86 Target
  87 -------------------------
  88
  89  During this release ...
  90
  91 * Less than 128 bit vector types, v2i32, v4i16, v2i16, v8i8, v4i8, and v2i8, are
  92   now stored in the lower bits of an xmm register and the upper bits are
  93   undefined. Previously the elements were spread apart with undefined bits in
  94   between them.
  95 * v32i8 and v64i8 vectors with AVX512F enabled, but AVX512BW disabled will now
  96   be passed in ZMM registers for calls and returns. Previously they were passed
  97   in two YMM registers. Old behavior can be enabled by passing
  98   -x86-enable-old-knl-abi
  99 * -mprefer-vector-width=256 is now the default behavior skylake-avx512 and later
 100   Intel CPUs. This tries to limit the use of 512-bit registers which can cause a
 101   decrease in CPU frequency on these CPUs. This can be re-enabled by passing
 102   -mprefer-vector-width=512 to clang or passing -mattr=-prefer-256-bit to llc.
 103
 104 Changes to the AMDGPU Target
 105 -----------------------------
 106
 107 Changes to the AVR Target
 108 -----------------------------
 109
 110  During this release ...
 111
 112 * Deprecated the mpx feature flag for the Intel MPX instructions. There were no
 113   intrinsics for this feature. This change only this effects the results
 114   returned by getHostCPUFeatures on CPUs that implement the MPX instructions.
 115
 116 Changes to the WebAssembly Target
 117 ---------------------------------
 118
 119  During this release ...
 120
 121
 122 Changes to the OCaml bindings
 123 -----------------------------
 124
 125
 126
 127 Changes to the C API
 128 --------------------
 129
 130
 131 Changes to the DAG infrastructure
 132 ---------------------------------
 133
 134 Changes to LLDB
 135 ===============
 136
 137 External Open Source Projects Using LLVM 10
 138 ===========================================
 139
 140 * A project...
 141
 142
 143 Additional Information
 144 ======================
 145
 146 A wide variety of additional information is available on the `LLVM web page
 147 <https://llvm.org/>`_, in particular in the `documentation
 148 <https://llvm.org/docs/>`_ section.  The web page also contains versions of the
 149 API documentation which is up-to-date with the Subversion version of the source
 150 code.  You can access versions of these documents specific to this release by
 151 going into the ``llvm/docs/`` directory in the LLVM tree.
 152
 153 If you have any questions or comments about LLVM, please feel free to contact
 154 us via the `mailing lists <https://llvm.org/docs/#mailing-lists>`_.