test/CodeGen/Thumb2/mve-vpt-block6.mir

   1 # RUN: llc -run-pass arm-mve-vpt %s -o - | FileCheck %s
   2
   3 --- |
   4   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   5   target triple = "thumbv8.1m.main-arm-none-eabi"
   6
   7   define hidden arm_aapcs_vfpcc <4 x float> @test_vminnmq_m_f32_v2(<4 x float> %inactive1, <4 x float> %a, <4 x float> %b, i16 zeroext %p1, i16 zeroext %p2) local_unnamed_addr #0 {
   8   entry:
   9     %conv.i = zext i16 %p1 to i32
  10     %0 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> %inactive1, <4 x float> %a, <4 x float> %b, i32 %conv.i) #2
  11     %conv.i5 = zext i16 %p2 to i32
  12     %1 = tail call nnan ninf nsz <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float> %inactive1, <4 x float> %0, <4 x float> %b, i32 %conv.i5) #2
  13     ret <4 x float> %1
  14   }
  15
  16   declare <4 x float> @llvm.arm.mve.vminnm.m.v4f32.v4f32.v4f32.v4f32.i32(<4 x float>, <4 x float>, <4 x float>, i32) #1
  17
  18   attributes #0 = { nounwind readnone "correctly-rounded-divide-sqrt-fp-math"="false" "denormal-fp-math"="preserve-sign" "disable-tail-calls"="false" "less-precise-fpmad"="false" "min-legal-vector-width"="128" "no-frame-pointer-elim"="false" "no-infs-fp-math"="true" "no-jump-tables"="false" "no-nans-fp-math"="true" "no-signed-zeros-fp-math"="true" "no-trapping-math"="true" "stack-protector-buffer-size"="8" "target-cpu"="generic" "target-features"="+armv8.1-m.main,+hwdiv,+mve.fp,+ras,+thumb-mode" "unsafe-fp-math"="false" "use-soft-float"="false" }
  19   attributes #1 = { nounwind readnone }
  20   attributes #2 = { nounwind }
  21
  22 ...
  23 ---
  24 name:            test_vminnmq_m_f32_v2
  25 alignment:       2
  26 exposesReturnsTwice: false
  27 legalized:       false
  28 regBankSelected: false
  29 selected:        false
  30 failedISel:      false
  31 tracksRegLiveness: true
  32 hasWinCFI:       false
  33 registers:       []
  34 liveins:
  35   - { reg: '$q0', virtual-reg: '' }
  36   - { reg: '$q1', virtual-reg: '' }
  37   - { reg: '$q2', virtual-reg: '' }
  38   - { reg: '$r0', virtual-reg: '' }
  39   - { reg: '$r1', virtual-reg: '' }
  40 frameInfo:
  41   isFrameAddressTaken: false
  42   isReturnAddressTaken: false
  43   hasStackMap:     false
  44   hasPatchPoint:   false
  45   stackSize:       0
  46   offsetAdjustment: 0
  47   maxAlignment:    0
  48   adjustsStack:    false
  49   hasCalls:        false
  50   stackProtector:  ''
  51   maxCallFrameSize: 0
  52   cvBytesOfCalleeSavedRegisters: 0
  53   hasOpaqueSPAdjustment: false
  54   hasVAStart:      false
  55   hasMustTailInVarArgFunc: false
  56   localFrameSize:  0
  57   savePoint:       ''
  58   restorePoint:    ''
  59 fixedStack:      []
  60 stack:           []
  61 constants:       []
  62 body:             |
  63   bb.0.entry:
  64     liveins: $q0, $q1, $q2, $r0, $r1
  65
  66     ; CHECK:       BUNDLE {{.*}} {
  67     ; CHECK-NEXT:    MVE_VPST 8, implicit-def $p0
  68     ; CHECK-NEXT:    renamable $q3 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q1, renamable $q2, 1, killed renamable $vpr, killed renamable $q3
  69     ; CHECK-NEXT:    $vpr = VMSR_P0 killed $r1, 14, $noreg
  70     ; CHECK-NEXT:  }
  71     ; CHECK-NEXT:  BUNDLE {{.*}} {
  72     ; CHECK-NEXT:    MVE_VPST 8, implicit-def $p0
  73     ; CHECK-NEXT:    renamable $q0 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q3, killed renamable $q2, 1, killed renamable $vpr, killed renamable $q0
  74     ; CHECK-NEXT:    tBX_RET 14, $noreg, implicit internal $q0
  75     ; CHECK-NEXT:  }
  76
  77     $vpr = VMSR_P0 killed $r0, 14, $noreg
  78     $q3 = MVE_VORR $q0, $q0, 0, $noreg, undef $q3
  79     renamable $q3 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q1, renamable $q2, 1, killed renamable $vpr, killed renamable $q3
  80     $vpr = VMSR_P0 killed $r1, 14, $noreg
  81     renamable $q0 = nnan ninf nsz MVE_VMINNMf32 killed renamable $q3, killed renamable $q2, 1, killed renamable $vpr, killed renamable $q0
  82     tBX_RET 14, $noreg, implicit $q0
  83
  84 ...