lib/Target/ARM/ARMScheduleM3.td

   1 //=- ARMScheduleM3.td - ARM Cortex-M3 Scheduling Definitions -*- tablegen -*-=//
   2 //
   3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
   4 // See https://llvm.org/LICENSE.txt for license information.
   5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
   6 //
   7 //===----------------------------------------------------------------------===//
   8 //
   9 // This file defines the machine model for the ARM Cortex-M3 processor.
  10 //
  11 //===----------------------------------------------------------------------===//
  12
  13 def CortexM3Model : SchedMachineModel {
  14   let IssueWidth        = 1; // Only IT can be dual-issued, so assume single-issue
  15   let MicroOpBufferSize = 0; // In-order
  16   let LoadLatency       = 2; // Latency when not pipelined, not pc-relative
  17   let MispredictPenalty = 2; // Best case branch taken cost
  18
  19   let CompleteModel = 0;
  20 }