lib/Target/X86/X86ScheduleAtom.td

   1 //===- X86ScheduleAtom.td - X86 Atom Scheduling Definitions -*- tablegen -*-==//
   2 //
   3 // Part of the LLVM Project, under the Apache License v2.0 with LLVM Exceptions.
   4 // See https://llvm.org/LICENSE.txt for license information.
   5 // SPDX-License-Identifier: Apache-2.0 WITH LLVM-exception
   6 //
   7 //===----------------------------------------------------------------------===//
   8 //
   9 // This file defines the schedule class data for the Intel Atom
  10 // in order (Saltwell-32nm/Bonnell-45nm) processors.
  11 //
  12 //===----------------------------------------------------------------------===//
  13
  14 //
  15 // Scheduling information derived from the "Intel 64 and IA32 Architectures
  16 // Optimization Reference Manual", Chapter 13, Section 4.
  17
  18 // Atom machine model.
  19 def AtomModel : SchedMachineModel {
  20   let IssueWidth = 2;  // Allows 2 instructions per scheduling group.
  21   let MicroOpBufferSize = 0; // In-order execution, always hide latency.
  22   let LoadLatency = 3; // Expected cycles, may be overriden.
  23   let HighLatency = 30;// Expected, may be overriden.
  24
  25   // On the Atom, the throughput for taken branches is 2 cycles. For small
  26   // simple loops, expand by a small factor to hide the backedge cost.
  27   let LoopMicroOpBufferSize = 10;
  28   let PostRAScheduler = 1;
  29   let CompleteModel = 0;
  30 }
  31
  32 let SchedModel = AtomModel in {
  33
  34 // Functional Units
  35 def AtomPort0 : ProcResource<1>; // ALU: ALU0, shift/rotate, load/store
  36                                  // SIMD/FP: SIMD ALU, Shuffle,SIMD/FP multiply, divide
  37 def AtomPort1 : ProcResource<1>; // ALU: ALU1, bit processing, jump, and LEA
  38                                  // SIMD/FP: SIMD ALU, FP Adder
  39
  40 def AtomPort01 : ProcResGroup<[AtomPort0, AtomPort1]>;
  41
  42 // Loads are 3 cycles, so ReadAfterLd registers needn't be available until 3
  43 // cycles after the memory operand.
  44 def : ReadAdvance<ReadAfterLd, 3>;
  45 def : ReadAdvance<ReadAfterVecLd, 3>;
  46 def : ReadAdvance<ReadAfterVecXLd, 3>;
  47 def : ReadAdvance<ReadAfterVecYLd, 3>;
  48
  49 def : ReadAdvance<ReadInt2Fpu, 0>;
  50
  51 // Many SchedWrites are defined in pairs with and without a folded load.
  52 // Instructions with folded loads are usually micro-fused, so they only appear
  53 // as two micro-ops when dispatched by the schedulers.
  54 // This multiclass defines the resource usage for variants with and without
  55 // folded loads.
  56 multiclass AtomWriteResPair<X86FoldableSchedWrite SchedRW,
  57                             list<ProcResourceKind> RRPorts,
  58                             list<ProcResourceKind> RMPorts,
  59                             int RRLat = 1, int RMLat = 1,
  60                             list<int> RRRes = [1],
  61                             list<int> RMRes = [1]> {
  62   // Register variant is using a single cycle on ExePort.
  63   def : WriteRes<SchedRW, RRPorts> {
  64     let Latency = RRLat;
  65     let ResourceCycles = RRRes;
  66   }
  67
  68   // Memory variant also uses a cycle on JLAGU and adds 3 cycles to the
  69   // latency.
  70   def : WriteRes<SchedRW.Folded, RMPorts> {
  71     let Latency = RMLat;
  72     let ResourceCycles = RMRes;
  73   }
  74 }
  75
  76 // A folded store needs a cycle on Port0 for the store data.
  77 def : WriteRes<WriteRMW, [AtomPort0]>;
  78
  79 ////////////////////////////////////////////////////////////////////////////////
  80 // Arithmetic.
  81 ////////////////////////////////////////////////////////////////////////////////
  82
  83 defm : AtomWriteResPair<WriteALU,    [AtomPort01], [AtomPort0]>;
  84 defm : AtomWriteResPair<WriteADC,    [AtomPort01], [AtomPort0]>;
  85
  86 defm : AtomWriteResPair<WriteIMul8,     [AtomPort01], [AtomPort01],  7,  7,  [7],  [7]>;
  87 defm : AtomWriteResPair<WriteIMul16,    [AtomPort01], [AtomPort01],  7,  8,  [7],  [8]>;
  88 defm : AtomWriteResPair<WriteIMul16Imm, [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
  89 defm : AtomWriteResPair<WriteIMul16Reg, [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
  90 defm : AtomWriteResPair<WriteIMul32,    [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
  91 defm : AtomWriteResPair<WriteIMul32Imm, [AtomPort0],  [AtomPort0],   5,  5,  [5],  [5]>;
  92 defm : AtomWriteResPair<WriteIMul32Reg, [AtomPort0],  [AtomPort0],   5,  5,  [5],  [5]>;
  93 defm : AtomWriteResPair<WriteIMul64,    [AtomPort01], [AtomPort01], 12, 12, [12], [12]>;
  94 defm : AtomWriteResPair<WriteIMul64Imm, [AtomPort01], [AtomPort01], 14, 14, [14], [14]>;
  95 defm : AtomWriteResPair<WriteIMul64Reg, [AtomPort01], [AtomPort01], 12, 12, [12], [12]>;
  96 defm : X86WriteResUnsupported<WriteIMulH>;
  97
  98 defm : X86WriteRes<WriteXCHG,        [AtomPort01], 2, [2], 1>;
  99 defm : X86WriteRes<WriteBSWAP32,     [AtomPort0], 1, [1], 1>;
 100 defm : X86WriteRes<WriteBSWAP64,     [AtomPort0], 1, [1], 1>;
 101 defm : AtomWriteResPair<WriteCMPXCHG, [AtomPort01], [AtomPort01], 15, 15, [15]>;
 102 defm : X86WriteRes<WriteCMPXCHGRMW,   [AtomPort01, AtomPort0], 1, [1, 1], 1>;
 103
 104 defm : AtomWriteResPair<WriteDiv8,   [AtomPort01], [AtomPort01], 50, 68, [50], [68]>;
 105 defm : AtomWriteResPair<WriteDiv16,  [AtomPort01], [AtomPort01], 50, 50, [50], [50]>;
 106 defm : AtomWriteResPair<WriteDiv32,  [AtomPort01], [AtomPort01], 50, 50, [50], [50]>;
 107 defm : AtomWriteResPair<WriteDiv64,  [AtomPort01], [AtomPort01],130,130,[130],[130]>;
 108 defm : AtomWriteResPair<WriteIDiv8,  [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 109 defm : AtomWriteResPair<WriteIDiv16, [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 110 defm : AtomWriteResPair<WriteIDiv32, [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 111 defm : AtomWriteResPair<WriteIDiv64, [AtomPort01], [AtomPort01],130,130,[130],[130]>;
 112
 113 defm : X86WriteResPairUnsupported<WriteCRC32>;
 114
 115 defm : AtomWriteResPair<WriteCMOV,  [AtomPort01], [AtomPort0]>;
 116 defm : AtomWriteResPair<WriteCMOV2, [AtomPort01], [AtomPort0]>;
 117 defm : X86WriteRes<WriteFCMOV, [AtomPort01], 9, [9], 1>; // x87 conditional move.
 118
 119 def  : WriteRes<WriteSETCC, [AtomPort01]>;
 120 def  : WriteRes<WriteSETCCStore, [AtomPort01]> {
 121   let Latency = 2;
 122   let ResourceCycles = [2];
 123 }
 124 def  : WriteRes<WriteLAHFSAHF, [AtomPort01]> {
 125   let Latency = 2;
 126   let ResourceCycles = [2];
 127 }
 128 defm : X86WriteRes<WriteBitTest,         [AtomPort1],  1, [1], 1>;
 129 defm : X86WriteRes<WriteBitTestImmLd,    [AtomPort0],  1, [1], 1>;
 130 defm : X86WriteRes<WriteBitTestRegLd,    [AtomPort01], 9, [9], 1>;
 131 defm : X86WriteRes<WriteBitTestSet,      [AtomPort1],  1, [1], 1>;
 132 //defm : X86WriteRes<WriteBitTestSetImmLd, [AtomPort1],  1, [1], 1>;
 133 //defm : X86WriteRes<WriteBitTestSetRegLd, [AtomPort1],  1, [1], 1>;
 134
 135 // This is for simple LEAs with one or two input operands.
 136 def : WriteRes<WriteLEA, [AtomPort1]>;
 137
 138 // Bit counts.
 139 defm : AtomWriteResPair<WriteBSF, [AtomPort01], [AtomPort01], 16, 16, [16], [16]>;
 140 defm : AtomWriteResPair<WriteBSR, [AtomPort01], [AtomPort01], 16, 16, [16], [16]>;
 141 defm : X86WriteResPairUnsupported<WritePOPCNT>;
 142 defm : X86WriteResPairUnsupported<WriteLZCNT>;
 143 defm : X86WriteResPairUnsupported<WriteTZCNT>;
 144
 145 // BMI1 BEXTR/BLS, BMI2 BZHI
 146 defm : X86WriteResPairUnsupported<WriteBEXTR>;
 147 defm : X86WriteResPairUnsupported<WriteBLS>;
 148 defm : X86WriteResPairUnsupported<WriteBZHI>;
 149
 150 ////////////////////////////////////////////////////////////////////////////////
 151 // Integer shifts and rotates.
 152 ////////////////////////////////////////////////////////////////////////////////
 153
 154 defm : AtomWriteResPair<WriteShift,    [AtomPort0], [AtomPort0]>;
 155 defm : AtomWriteResPair<WriteShiftCL,  [AtomPort0], [AtomPort0]>;
 156 defm : AtomWriteResPair<WriteRotate,   [AtomPort0], [AtomPort0]>;
 157 defm : AtomWriteResPair<WriteRotateCL, [AtomPort0], [AtomPort0]>;
 158
 159 defm : X86WriteRes<WriteSHDrri, [AtomPort01], 2, [2], 1>;
 160 defm : X86WriteRes<WriteSHDrrcl,[AtomPort01], 2, [2], 1>;
 161 defm : X86WriteRes<WriteSHDmri, [AtomPort01], 4, [4], 1>;
 162 defm : X86WriteRes<WriteSHDmrcl,[AtomPort01], 4, [4], 1>;
 163
 164 ////////////////////////////////////////////////////////////////////////////////
 165 // Loads, stores, and moves, not folded with other operations.
 166 ////////////////////////////////////////////////////////////////////////////////
 167
 168 def : WriteRes<WriteLoad,    [AtomPort0]>;
 169 def : WriteRes<WriteStore,   [AtomPort0]>;
 170 def : WriteRes<WriteStoreNT, [AtomPort0]>;
 171 def : WriteRes<WriteMove,    [AtomPort01]>;
 172
 173 // Treat misc copies as a move.
 174 def : InstRW<[WriteMove], (instrs COPY)>;
 175
 176 ////////////////////////////////////////////////////////////////////////////////
 177 // Idioms that clear a register, like xorps %xmm0, %xmm0.
 178 // These can often bypass execution ports completely.
 179 ////////////////////////////////////////////////////////////////////////////////
 180
 181 def : WriteRes<WriteZero,  []>;
 182
 183 ////////////////////////////////////////////////////////////////////////////////
 184 // Branches don't produce values, so they have no latency, but they still
 185 // consume resources. Indirect branches can fold loads.
 186 ////////////////////////////////////////////////////////////////////////////////
 187
 188 defm : AtomWriteResPair<WriteJump, [AtomPort1], [AtomPort1]>;
 189
 190 ////////////////////////////////////////////////////////////////////////////////
 191 // Special case scheduling classes.
 192 ////////////////////////////////////////////////////////////////////////////////
 193
 194 def : WriteRes<WriteSystem,     [AtomPort01]> { let Latency = 100; }
 195 def : WriteRes<WriteMicrocoded, [AtomPort01]> { let Latency = 100; }
 196 def : WriteRes<WriteFence,      [AtomPort0]>;
 197
 198 // Nops don't have dependencies, so there's no actual latency, but we set this
 199 // to '1' to tell the scheduler that the nop uses an ALU slot for a cycle.
 200 def : WriteRes<WriteNop, [AtomPort01]>;
 201
 202 ////////////////////////////////////////////////////////////////////////////////
 203 // Floating point. This covers both scalar and vector operations.
 204 ////////////////////////////////////////////////////////////////////////////////
 205
 206 defm : X86WriteRes<WriteFLD0,       [AtomPort01], 1, [1], 1>;
 207 defm : X86WriteRes<WriteFLD1,       [AtomPort01], 6, [6], 1>;
 208 def  : WriteRes<WriteFLoad,         [AtomPort0]>;
 209 def  : WriteRes<WriteFLoadX,        [AtomPort0]>;
 210 defm : X86WriteResUnsupported<WriteFLoadY>;
 211 defm : X86WriteResUnsupported<WriteFMaskedLoad>;
 212 defm : X86WriteResUnsupported<WriteFMaskedLoadY>;
 213
 214 def  : WriteRes<WriteFStore,        [AtomPort0]>;
 215 def  : WriteRes<WriteFStoreX,       [AtomPort0]>;
 216 defm : X86WriteResUnsupported<WriteFStoreY>;
 217 def  : WriteRes<WriteFStoreNT,      [AtomPort0]>;
 218 def  : WriteRes<WriteFStoreNTX,     [AtomPort0]>;
 219 defm : X86WriteResUnsupported<WriteFStoreNTY>;
 220 defm : X86WriteResUnsupported<WriteFMaskedStore>;
 221 defm : X86WriteResUnsupported<WriteFMaskedStoreY>;
 222
 223 def  : WriteRes<WriteFMove,         [AtomPort01]>;
 224 def  : WriteRes<WriteFMoveX,        [AtomPort01]>;
 225 defm : X86WriteResUnsupported<WriteFMoveY>;
 226
 227 defm : X86WriteRes<WriteEMMS,       [AtomPort01], 5, [5], 1>;
 228
 229 defm : AtomWriteResPair<WriteFAdd,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 230 defm : AtomWriteResPair<WriteFAddX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 231 defm : X86WriteResPairUnsupported<WriteFAddY>;
 232 defm : X86WriteResPairUnsupported<WriteFAddZ>;
 233 defm : AtomWriteResPair<WriteFAdd64,         [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 234 defm : AtomWriteResPair<WriteFAdd64X,       [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
 235 defm : X86WriteResPairUnsupported<WriteFAdd64Y>;
 236 defm : X86WriteResPairUnsupported<WriteFAdd64Z>;
 237 defm : AtomWriteResPair<WriteFCmp,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 238 defm : AtomWriteResPair<WriteFCmpX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 239 defm : X86WriteResPairUnsupported<WriteFCmpY>;
 240 defm : X86WriteResPairUnsupported<WriteFCmpZ>;
 241 defm : AtomWriteResPair<WriteFCmp64,         [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 242 defm : AtomWriteResPair<WriteFCmp64X,       [AtomPort01], [AtomPort01],  6,  7,  [6],  [7]>;
 243 defm : X86WriteResPairUnsupported<WriteFCmp64Y>;
 244 defm : X86WriteResPairUnsupported<WriteFCmp64Z>;
 245 defm : AtomWriteResPair<WriteFCom,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 246 defm : AtomWriteResPair<WriteFMul,           [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 247 defm : AtomWriteResPair<WriteFMulX,          [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 248 defm : X86WriteResPairUnsupported<WriteFMulY>;
 249 defm : X86WriteResPairUnsupported<WriteFMulZ>;
 250 defm : AtomWriteResPair<WriteFMul64,         [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 251 defm : AtomWriteResPair<WriteFMul64X,       [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 252 defm : X86WriteResPairUnsupported<WriteFMul64Y>;
 253 defm : X86WriteResPairUnsupported<WriteFMul64Z>;
 254 defm : AtomWriteResPair<WriteFRcp,           [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 255 defm : AtomWriteResPair<WriteFRcpX,         [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 256 defm : X86WriteResPairUnsupported<WriteFRcpY>;
 257 defm : X86WriteResPairUnsupported<WriteFRcpZ>;
 258 defm : AtomWriteResPair<WriteFRsqrt,         [AtomPort0],  [AtomPort0],  4,  4,  [4],  [4]>;
 259 defm : AtomWriteResPair<WriteFRsqrtX,       [AtomPort01], [AtomPort01],  9, 10,  [9], [10]>;
 260 defm : X86WriteResPairUnsupported<WriteFRsqrtY>;
 261 defm : X86WriteResPairUnsupported<WriteFRsqrtZ>;
 262 defm : AtomWriteResPair<WriteFDiv,          [AtomPort01], [AtomPort01], 34, 34, [34], [34]>;
 263 defm : AtomWriteResPair<WriteFDivX,         [AtomPort01], [AtomPort01], 70, 70, [70], [70]>;
 264 defm : X86WriteResPairUnsupported<WriteFDivY>;
 265 defm : X86WriteResPairUnsupported<WriteFDivZ>;
 266 defm : AtomWriteResPair<WriteFDiv64,        [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 267 defm : AtomWriteResPair<WriteFDiv64X,       [AtomPort01], [AtomPort01],125,125,[125],[125]>;
 268 defm : X86WriteResPairUnsupported<WriteFDiv64Y>;
 269 defm : X86WriteResPairUnsupported<WriteFDiv64Z>;
 270 defm : AtomWriteResPair<WriteFSqrt,         [AtomPort01], [AtomPort01], 34, 34, [34], [34]>;
 271 defm : AtomWriteResPair<WriteFSqrtX,        [AtomPort01], [AtomPort01], 70, 70, [70], [70]>;
 272 defm : X86WriteResPairUnsupported<WriteFSqrtY>;
 273 defm : X86WriteResPairUnsupported<WriteFSqrtZ>;
 274 defm : AtomWriteResPair<WriteFSqrt64,       [AtomPort01], [AtomPort01], 62, 62, [62], [62]>;
 275 defm : AtomWriteResPair<WriteFSqrt64X,      [AtomPort01], [AtomPort01],125,125,[125],[125]>;
 276 defm : X86WriteResPairUnsupported<WriteFSqrt64Y>;
 277 defm : X86WriteResPairUnsupported<WriteFSqrt64Z>;
 278 defm : AtomWriteResPair<WriteFSqrt80,       [AtomPort01], [AtomPort01], 71, 71, [71], [71]>;
 279 defm : AtomWriteResPair<WriteFSign,          [AtomPort1],  [AtomPort1]>;
 280 defm : AtomWriteResPair<WriteFRnd,           [AtomPort0],  [AtomPort0],  5,  5,  [5],  [5]>;
 281 defm : X86WriteResPairUnsupported<WriteFRndY>;
 282 defm : X86WriteResPairUnsupported<WriteFRndZ>;
 283 defm : AtomWriteResPair<WriteFLogic,        [AtomPort01],  [AtomPort0]>;
 284 defm : X86WriteResPairUnsupported<WriteFLogicY>;
 285 defm : X86WriteResPairUnsupported<WriteFLogicZ>;
 286 defm : AtomWriteResPair<WriteFTest,         [AtomPort01],  [AtomPort0]>;
 287 defm : X86WriteResPairUnsupported<WriteFTestY>;
 288 defm : X86WriteResPairUnsupported<WriteFTestZ>;
 289 defm : AtomWriteResPair<WriteFShuffle,       [AtomPort0],  [AtomPort0]>;
 290 defm : X86WriteResPairUnsupported<WriteFShuffleY>;
 291 defm : X86WriteResPairUnsupported<WriteFShuffleZ>;
 292 defm : X86WriteResPairUnsupported<WriteFVarShuffle>;
 293 defm : X86WriteResPairUnsupported<WriteFVarShuffleY>;
 294 defm : X86WriteResPairUnsupported<WriteFVarShuffleZ>;
 295 defm : X86WriteResPairUnsupported<WriteFMA>;
 296 defm : X86WriteResPairUnsupported<WriteFMAX>;
 297 defm : X86WriteResPairUnsupported<WriteFMAY>;
 298 defm : X86WriteResPairUnsupported<WriteFMAZ>;
 299 defm : X86WriteResPairUnsupported<WriteDPPD>;
 300 defm : X86WriteResPairUnsupported<WriteDPPS>;
 301 defm : X86WriteResPairUnsupported<WriteDPPSY>;
 302 defm : X86WriteResPairUnsupported<WriteDPPSZ>;
 303 defm : X86WriteResPairUnsupported<WriteFBlend>;
 304 defm : X86WriteResPairUnsupported<WriteFBlendY>;
 305 defm : X86WriteResPairUnsupported<WriteFBlendZ>;
 306 defm : X86WriteResPairUnsupported<WriteFVarBlend>;
 307 defm : X86WriteResPairUnsupported<WriteFVarBlendY>;
 308 defm : X86WriteResPairUnsupported<WriteFVarBlendZ>;
 309 defm : X86WriteResPairUnsupported<WriteFShuffle256>;
 310 defm : X86WriteResPairUnsupported<WriteFVarShuffle256>;
 311
 312 ////////////////////////////////////////////////////////////////////////////////
 313 // Conversions.
 314 ////////////////////////////////////////////////////////////////////////////////
 315
 316 defm : AtomWriteResPair<WriteCvtSS2I,   [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 317 defm : AtomWriteResPair<WriteCvtPS2I,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 318 defm : X86WriteResPairUnsupported<WriteCvtPS2IY>;
 319 defm : X86WriteResPairUnsupported<WriteCvtPS2IZ>;
 320 defm : AtomWriteResPair<WriteCvtSD2I,   [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 321 defm : AtomWriteResPair<WriteCvtPD2I,   [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 322 defm : X86WriteResPairUnsupported<WriteCvtPD2IY>;
 323 defm : X86WriteResPairUnsupported<WriteCvtPD2IZ>;
 324
 325 defm : AtomWriteResPair<WriteCvtI2SS,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 326 defm : AtomWriteResPair<WriteCvtI2PS,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 327 defm : X86WriteResPairUnsupported<WriteCvtI2PSY>;
 328 defm : X86WriteResPairUnsupported<WriteCvtI2PSZ>;
 329 defm : AtomWriteResPair<WriteCvtI2SD,   [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 330 defm : AtomWriteResPair<WriteCvtI2PD,   [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 331 defm : X86WriteResPairUnsupported<WriteCvtI2PDY>;
 332 defm : X86WriteResPairUnsupported<WriteCvtI2PDZ>;
 333
 334 defm : AtomWriteResPair<WriteCvtSS2SD,  [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 335 defm : AtomWriteResPair<WriteCvtPS2PD,  [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 336 defm : X86WriteResPairUnsupported<WriteCvtPS2PDY>;
 337 defm : X86WriteResPairUnsupported<WriteCvtPS2PDZ>;
 338 defm : AtomWriteResPair<WriteCvtSD2SS,  [AtomPort01], [AtomPort01], 6, 7, [6], [7]>;
 339 defm : AtomWriteResPair<WriteCvtPD2PS,  [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 340 defm : X86WriteResPairUnsupported<WriteCvtPD2PSY>;
 341 defm : X86WriteResPairUnsupported<WriteCvtPD2PSZ>;
 342
 343 defm : X86WriteResPairUnsupported<WriteCvtPH2PS>;
 344 defm : X86WriteResPairUnsupported<WriteCvtPH2PSY>;
 345 defm : X86WriteResPairUnsupported<WriteCvtPH2PSZ>;
 346 defm : X86WriteResUnsupported<WriteCvtPS2PH>;
 347 defm : X86WriteResUnsupported<WriteCvtPS2PHSt>;
 348 defm : X86WriteResUnsupported<WriteCvtPS2PHY>;
 349 defm : X86WriteResUnsupported<WriteCvtPS2PHZ>;
 350 defm : X86WriteResUnsupported<WriteCvtPS2PHYSt>;
 351 defm : X86WriteResUnsupported<WriteCvtPS2PHZSt>;
 352
 353 ////////////////////////////////////////////////////////////////////////////////
 354 // Vector integer operations.
 355 ////////////////////////////////////////////////////////////////////////////////
 356
 357 def  : WriteRes<WriteVecLoad,         [AtomPort0]>;
 358 def  : WriteRes<WriteVecLoadX,        [AtomPort0]>;
 359 defm : X86WriteResUnsupported<WriteVecLoadY>;
 360 def  : WriteRes<WriteVecLoadNT,       [AtomPort0]>;
 361 defm : X86WriteResUnsupported<WriteVecLoadNTY>;
 362 defm : X86WriteResUnsupported<WriteVecMaskedLoad>;
 363 defm : X86WriteResUnsupported<WriteVecMaskedLoadY>;
 364
 365 def  : WriteRes<WriteVecStore,        [AtomPort0]>;
 366 def  : WriteRes<WriteVecStoreX,       [AtomPort0]>;
 367 defm : X86WriteResUnsupported<WriteVecStoreY>;
 368 def  : WriteRes<WriteVecStoreNT,      [AtomPort0]>;
 369 defm : X86WriteResUnsupported<WriteVecStoreNTY>;
 370 def  : WriteRes<WriteVecMaskedStore,  [AtomPort0]>;
 371 defm : X86WriteResUnsupported<WriteVecMaskedStoreY>;
 372
 373 def  : WriteRes<WriteVecMove,          [AtomPort0]>;
 374 def  : WriteRes<WriteVecMoveX,        [AtomPort01]>;
 375 defm : X86WriteResUnsupported<WriteVecMoveY>;
 376 defm : X86WriteRes<WriteVecMoveToGpr,   [AtomPort0], 3, [3], 1>;
 377 defm : X86WriteRes<WriteVecMoveFromGpr, [AtomPort0], 1, [1], 1>;
 378
 379 defm : AtomWriteResPair<WriteVecALU,       [AtomPort01],  [AtomPort0], 1, 1>;
 380 defm : AtomWriteResPair<WriteVecALUX,      [AtomPort01],  [AtomPort0], 1, 1>;
 381 defm : X86WriteResPairUnsupported<WriteVecALUY>;
 382 defm : X86WriteResPairUnsupported<WriteVecALUZ>;
 383 defm : AtomWriteResPair<WriteVecLogic,     [AtomPort01],  [AtomPort0], 1, 1>;
 384 defm : AtomWriteResPair<WriteVecLogicX,    [AtomPort01],  [AtomPort0], 1, 1>;
 385 defm : X86WriteResPairUnsupported<WriteVecLogicY>;
 386 defm : X86WriteResPairUnsupported<WriteVecLogicZ>;
 387 defm : AtomWriteResPair<WriteVecTest,      [AtomPort01],  [AtomPort0], 1, 1>;
 388 defm : X86WriteResPairUnsupported<WriteVecTestY>;
 389 defm : X86WriteResPairUnsupported<WriteVecTestZ>;
 390 defm : AtomWriteResPair<WriteVecShift,     [AtomPort01], [AtomPort01], 2, 3, [2], [3]>;
 391 defm : AtomWriteResPair<WriteVecShiftX,    [AtomPort01], [AtomPort01], 2, 3, [2], [3]>;
 392 defm : X86WriteResPairUnsupported<WriteVecShiftY>;
 393 defm : X86WriteResPairUnsupported<WriteVecShiftZ>;
 394 defm : AtomWriteResPair<WriteVecShiftImm,  [AtomPort01], [AtomPort01], 1, 1, [1], [1]>;
 395 defm : AtomWriteResPair<WriteVecShiftImmX, [AtomPort01], [AtomPort01], 1, 1, [1], [1]>;
 396 defm : X86WriteResPairUnsupported<WriteVecShiftImmY>;
 397 defm : X86WriteResPairUnsupported<WriteVecShiftImmZ>;
 398 defm : AtomWriteResPair<WriteVecIMul,       [AtomPort0],  [AtomPort0], 4, 4, [4], [4]>;
 399 defm : AtomWriteResPair<WriteVecIMulX,      [AtomPort0],  [AtomPort0], 5, 5, [5], [5]>;
 400 defm : X86WriteResPairUnsupported<WriteVecIMulY>;
 401 defm : X86WriteResPairUnsupported<WriteVecIMulZ>;
 402 defm : X86WriteResPairUnsupported<WritePMULLD>;
 403 defm : X86WriteResPairUnsupported<WritePMULLDY>;
 404 defm : X86WriteResPairUnsupported<WritePMULLDZ>;
 405 defm : X86WriteResPairUnsupported<WritePHMINPOS>;
 406 defm : X86WriteResPairUnsupported<WriteMPSAD>;
 407 defm : X86WriteResPairUnsupported<WriteMPSADY>;
 408 defm : X86WriteResPairUnsupported<WriteMPSADZ>;
 409 defm : AtomWriteResPair<WritePSADBW,       [AtomPort01], [AtomPort01], 4, 4, [4], [4]>;
 410 defm : AtomWriteResPair<WritePSADBWX,       [AtomPort0],  [AtomPort0], 5, 5, [5], [5]>;
 411 defm : X86WriteResPairUnsupported<WritePSADBWY>;
 412 defm : X86WriteResPairUnsupported<WritePSADBWZ>;
 413 defm : AtomWriteResPair<WriteShuffle,       [AtomPort0],  [AtomPort0], 1, 1>;
 414 defm : AtomWriteResPair<WriteShuffleX,      [AtomPort0],  [AtomPort0], 1, 1>;
 415 defm : X86WriteResPairUnsupported<WriteShuffleY>;
 416 defm : X86WriteResPairUnsupported<WriteShuffleZ>;
 417 defm : AtomWriteResPair<WriteVarShuffle,    [AtomPort0],  [AtomPort0], 1, 1>;
 418 defm : AtomWriteResPair<WriteVarShuffleX,  [AtomPort01], [AtomPort01], 4, 5, [4], [5]>;
 419 defm : X86WriteResPairUnsupported<WriteVarShuffleY>;
 420 defm : X86WriteResPairUnsupported<WriteVarShuffleZ>;
 421 defm : X86WriteResPairUnsupported<WriteBlend>;
 422 defm : X86WriteResPairUnsupported<WriteBlendY>;
 423 defm : X86WriteResPairUnsupported<WriteBlendZ>;
 424 defm : X86WriteResPairUnsupported<WriteVarBlend>;
 425 defm : X86WriteResPairUnsupported<WriteVarBlendY>;
 426 defm : X86WriteResPairUnsupported<WriteVarBlendZ>;
 427 defm : X86WriteResPairUnsupported<WriteShuffle256>;
 428 defm : X86WriteResPairUnsupported<WriteVarShuffle256>;
 429 defm : X86WriteResPairUnsupported<WriteVarVecShift>;
 430 defm : X86WriteResPairUnsupported<WriteVarVecShiftY>;
 431 defm : X86WriteResPairUnsupported<WriteVarVecShiftZ>;
 432
 433 ////////////////////////////////////////////////////////////////////////////////
 434 // Vector insert/extract operations.
 435 ////////////////////////////////////////////////////////////////////////////////
 436
 437 defm : AtomWriteResPair<WriteVecInsert,     [AtomPort0],  [AtomPort0], 1, 1>;
 438 def  : WriteRes<WriteVecExtract,   [AtomPort0]>;
 439 def  : WriteRes<WriteVecExtractSt, [AtomPort0]>;
 440
 441 ////////////////////////////////////////////////////////////////////////////////
 442 // SSE42 String instructions.
 443 ////////////////////////////////////////////////////////////////////////////////
 444
 445 defm : X86WriteResPairUnsupported<WritePCmpIStrI>;
 446 defm : X86WriteResPairUnsupported<WritePCmpIStrM>;
 447 defm : X86WriteResPairUnsupported<WritePCmpEStrI>;
 448 defm : X86WriteResPairUnsupported<WritePCmpEStrM>;
 449
 450 ////////////////////////////////////////////////////////////////////////////////
 451 // MOVMSK Instructions.
 452 ////////////////////////////////////////////////////////////////////////////////
 453
 454 def  : WriteRes<WriteFMOVMSK,    [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 455 def  : WriteRes<WriteVecMOVMSK,  [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 456 defm : X86WriteResUnsupported<WriteVecMOVMSKY>;
 457 def  : WriteRes<WriteMMXMOVMSK,  [AtomPort0]> { let Latency = 3; let ResourceCycles = [3]; }
 458
 459 ////////////////////////////////////////////////////////////////////////////////
 460 // AES instructions.
 461 ////////////////////////////////////////////////////////////////////////////////
 462
 463 defm : X86WriteResPairUnsupported<WriteAESIMC>;
 464 defm : X86WriteResPairUnsupported<WriteAESKeyGen>;
 465 defm : X86WriteResPairUnsupported<WriteAESDecEnc>;
 466
 467 ////////////////////////////////////////////////////////////////////////////////
 468 // Horizontal add/sub  instructions.
 469 ////////////////////////////////////////////////////////////////////////////////
 470
 471 defm : AtomWriteResPair<WriteFHAdd,  [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 472 defm : AtomWriteResPair<WriteFHAddY, [AtomPort01], [AtomPort01], 8, 9, [8], [9]>;
 473 defm : AtomWriteResPair<WritePHAdd,  [AtomPort01], [AtomPort01], 3, 4, [3], [4]>;
 474 defm : AtomWriteResPair<WritePHAddX, [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 475 defm : AtomWriteResPair<WritePHAddY, [AtomPort01], [AtomPort01], 7, 8, [7], [8]>;
 476
 477 ////////////////////////////////////////////////////////////////////////////////
 478 // Carry-less multiplication instructions.
 479 ////////////////////////////////////////////////////////////////////////////////
 480
 481 defm : X86WriteResPairUnsupported<WriteCLMul>;
 482
 483 ////////////////////////////////////////////////////////////////////////////////
 484 // Load/store MXCSR.
 485 ////////////////////////////////////////////////////////////////////////////////
 486
 487 def : WriteRes<WriteLDMXCSR, [AtomPort01]> { let Latency = 5; let ResourceCycles = [5]; }
 488 def : WriteRes<WriteSTMXCSR, [AtomPort01]> { let Latency = 15; let ResourceCycles = [15]; }
 489
 490 ////////////////////////////////////////////////////////////////////////////////
 491 // Special Cases.
 492 ////////////////////////////////////////////////////////////////////////////////
 493
 494 // Port0
 495 def AtomWrite0_1 : SchedWriteRes<[AtomPort0]> {
 496   let Latency = 1;
 497   let ResourceCycles = [1];
 498 }
 499 def : InstRW<[AtomWrite0_1], (instrs FXAM, LD_Frr,
 500                                      MOVSX64rr32)>;
 501 def : SchedAlias<WriteALURMW, AtomWrite0_1>;
 502 def : SchedAlias<WriteADCRMW, AtomWrite0_1>;
 503 def : InstRW<[AtomWrite0_1], (instregex "(RCL|RCR|ROL|ROR|SAR|SHL|SHR)(8|16|32|64)m",
 504                                         "MOV(S|Z)X(32|64)rr(8|8_NOREX|16)")>;
 505
 506 // Port1
 507 def AtomWrite1_1 : SchedWriteRes<[AtomPort1]> {
 508   let Latency = 1;
 509   let ResourceCycles = [1];
 510 }
 511 def : InstRW<[AtomWrite1_1], (instrs FCOMPP)>;
 512 def : InstRW<[AtomWrite1_1], (instregex "UCOM_F(P|PP)?r")>;
 513
 514 def AtomWrite1_5 : SchedWriteRes<[AtomPort1]> {
 515   let Latency = 5;
 516   let ResourceCycles = [5];
 517 }
 518 def : InstRW<[AtomWrite1_5], (instrs MMX_CVTPI2PSirr, MMX_CVTPI2PSirm,
 519                                      MMX_CVTPS2PIirr, MMX_CVTTPS2PIirr)>;
 520
 521 // Port0 and Port1
 522 def AtomWrite0_1_1 : SchedWriteRes<[AtomPort0, AtomPort1]> {
 523   let Latency = 1;
 524   let ResourceCycles = [1, 1];
 525 }
 526 def : InstRW<[AtomWrite0_1_1], (instrs POP32r, POP64r,
 527                                        POP16rmr, POP32rmr, POP64rmr,
 528                                        PUSH16r, PUSH32r, PUSH64r,
 529                                        PUSHi16, PUSHi32,
 530                                        PUSH16rmr, PUSH32rmr, PUSH64rmr,
 531                                        PUSH16i8, PUSH32i8, PUSH64i8, PUSH64i32,
 532                                        XCH_F)>;
 533 def : InstRW<[AtomWrite0_1_1], (instregex "RETI(L|Q|W)$",
 534                                           "IRET(16|32|64)?")>;
 535
 536 def AtomWrite0_1_5 : SchedWriteRes<[AtomPort0, AtomPort1]> {
 537   let Latency = 5;
 538   let ResourceCycles = [5, 5];
 539 }
 540 def : InstRW<[AtomWrite0_1_5], (instrs MMX_CVTPS2PIirm, MMX_CVTTPS2PIirm)>;
 541 def : InstRW<[AtomWrite0_1_5], (instregex "ILD_F(16|32|64)")>;
 542
 543 // Port0 or Port1
 544 def AtomWrite01_1 : SchedWriteRes<[AtomPort01]> {
 545   let Latency = 1;
 546   let ResourceCycles = [1];
 547 }
 548 def : InstRW<[AtomWrite01_1], (instrs FDECSTP, FFREE, FFREEP, FINCSTP, WAIT,
 549                                       LFENCE,
 550                                       STOSB, STOSL, STOSQ, STOSW,
 551                                       MOVSSrr, MOVSSrr_REV,
 552                                       PSLLDQri, PSRLDQri)>;
 553 def : InstRW<[AtomWrite01_1], (instregex "MMX_PACK(SSDW|SSWB|USWB)irr",
 554                                          "MMX_PUNPCKH(BW|DQ|WD)irr")>;
 555
 556 def AtomWrite01_2 : SchedWriteRes<[AtomPort01]> {
 557   let Latency = 2;
 558   let ResourceCycles = [2];
 559 }
 560 def : InstRW<[AtomWrite01_2], (instrs LEAVE, LEAVE64, POP16r,
 561                                       PUSH16rmm, PUSH32rmm, PUSH64rmm,
 562                                       LODSB, LODSL, LODSQ, LODSW,
 563                                       SCASB, SCASL, SCASQ, SCASW)>;
 564 def : InstRW<[AtomWrite01_2], (instregex "PUSH(CS|DS|ES|FS|GS|SS)(16|32|64)",
 565                                          "(ST|ISTT)_F(P)?(16|32|64)?(m|rr)",
 566                                          "MMX_P(ADD|SUB)Qirr",
 567                                          "MOV(S|Z)X16rr8",
 568                                          "MOV(UPS|UPD|DQU)mr",
 569                                          "MASKMOVDQU(64)?",
 570                                          "P(ADD|SUB)Qrr")>;
 571 def : SchedAlias<WriteBitTestSetImmRMW, AtomWrite01_2>;
 572
 573 def AtomWrite01_3 : SchedWriteRes<[AtomPort01]> {
 574   let Latency = 3;
 575   let ResourceCycles = [3];
 576 }
 577 def : InstRW<[AtomWrite01_3], (instrs CLD, LDDQUrm,
 578                                       CMPSB, CMPSL, CMPSQ, CMPSW,
 579                                       MOVSB, MOVSL, MOVSQ, MOVSW,
 580                                       POP16rmm, POP32rmm, POP64rmm)>;
 581 def : InstRW<[AtomWrite01_3], (instregex "XADD(8|16|32|64)rm",
 582                                          "XCHG(8|16|32|64)rm",
 583                                          "PH(ADD|SUB)Drr",
 584                                          "MOV(S|Z)X16rm8",
 585                                          "MMX_P(ADD|SUB)Qirm",
 586                                          "MOV(UPS|UPD|DQU)rm",
 587                                          "P(ADD|SUB)Qrm")>;
 588
 589 def AtomWrite01_4 : SchedWriteRes<[AtomPort01]> {
 590   let Latency = 4;
 591   let ResourceCycles = [4];
 592 }
 593 def : InstRW<[AtomWrite01_4], (instrs CBW, CWD, CWDE, CDQ, CDQE, CQO,
 594                                       JCXZ, JECXZ, JRCXZ,
 595                                       LD_F80m)>;
 596 def : InstRW<[AtomWrite01_4], (instregex "PH(ADD|SUB)Drm",
 597                                          "(MMX_)?PEXTRWrr(_REV)?")>;
 598
 599 def AtomWrite01_5 : SchedWriteRes<[AtomPort01]> {
 600   let Latency = 5;
 601   let ResourceCycles = [5];
 602 }
 603 def : InstRW<[AtomWrite01_5], (instrs FLDCW16m, ST_FP80m)>;
 604 def : InstRW<[AtomWrite01_5], (instregex "MMX_PH(ADD|SUB)S?Wrr")>;
 605
 606 def AtomWrite01_6 : SchedWriteRes<[AtomPort01]> {
 607   let Latency = 6;
 608   let ResourceCycles = [6];
 609 }
 610 def : InstRW<[AtomWrite01_6], (instrs CMPXCHG8rm, INTO, XLAT,
 611                                       SHLD16rrCL, SHRD16rrCL,
 612                                       SHLD16rri8, SHRD16rri8,
 613                                       SHLD16mrCL, SHRD16mrCL,
 614                                       SHLD16mri8, SHRD16mri8)>;
 615 def : InstRW<[AtomWrite01_6], (instregex "IST_F(P)?(16|32|64)?m",
 616                                          "MMX_PH(ADD|SUB)S?Wrm")>;
 617
 618 def AtomWrite01_7 : SchedWriteRes<[AtomPort01]> {
 619   let Latency = 7;
 620   let ResourceCycles = [7];
 621 }
 622 def : InstRW<[AtomWrite01_7], (instrs AAD8i8)>;
 623
 624 def AtomWrite01_8 : SchedWriteRes<[AtomPort01]> {
 625   let Latency = 8;
 626   let ResourceCycles = [8];
 627 }
 628 def : InstRW<[AtomWrite01_8], (instrs LOOPE,
 629                                       PUSHA16, PUSHA32,
 630                                       SHLD64rrCL, SHRD64rrCL,
 631                                       FNSTCW16m)>;
 632
 633 def AtomWrite01_9 : SchedWriteRes<[AtomPort01]> {
 634   let Latency = 9;
 635   let ResourceCycles = [9];
 636 }
 637 def : InstRW<[AtomWrite01_9], (instrs POPA16, POPA32,
 638                                       PUSHF16, PUSHF32, PUSHF64,
 639                                       SHLD64mrCL, SHRD64mrCL,
 640                                       SHLD64mri8, SHRD64mri8,
 641                                       SHLD64rri8, SHRD64rri8,
 642                                       CMPXCHG8rr)>;
 643 def : InstRW<[AtomWrite01_9], (instregex "(U)?COM_FI", "TST_F",
 644                                          "(U)?COMIS(D|S)rr",
 645                                          "CVT(T)?SS2SI64rr(_Int)?")>;
 646
 647 def AtomWrite01_10 : SchedWriteRes<[AtomPort01]> {
 648   let Latency = 10;
 649   let ResourceCycles = [10];
 650 }
 651 def : SchedAlias<WriteFLDC, AtomWrite01_10>;
 652 def : InstRW<[AtomWrite01_10], (instregex "(U)?COMIS(D|S)rm",
 653                                           "CVT(T)?SS2SI64rm(_Int)?")>;
 654
 655 def AtomWrite01_11 : SchedWriteRes<[AtomPort01]> {
 656   let Latency = 11;
 657   let ResourceCycles = [11];
 658 }
 659 def : InstRW<[AtomWrite01_11], (instrs BOUNDS16rm, BOUNDS32rm)>;
 660 def : SchedAlias<WriteBitTestSetRegRMW, AtomWrite01_11>;
 661
 662 def AtomWrite01_13 : SchedWriteRes<[AtomPort01]> {
 663   let Latency = 13;
 664   let ResourceCycles = [13];
 665 }
 666 def : InstRW<[AtomWrite01_13], (instrs AAA, AAS)>;
 667
 668 def AtomWrite01_14 : SchedWriteRes<[AtomPort01]> {
 669   let Latency = 14;
 670   let ResourceCycles = [14];
 671 }
 672 def : InstRW<[AtomWrite01_14], (instrs CMPXCHG16rm, CMPXCHG32rm, CMPXCHG64rm)>;
 673
 674 def AtomWrite01_17 : SchedWriteRes<[AtomPort01]> {
 675   let Latency = 17;
 676   let ResourceCycles = [17];
 677 }
 678 def : InstRW<[AtomWrite01_17], (instrs LOOPNE, PAUSE)>;
 679
 680 def AtomWrite01_18 : SchedWriteRes<[AtomPort01]> {
 681   let Latency = 18;
 682   let ResourceCycles = [18];
 683 }
 684 def : InstRW<[AtomWrite01_18], (instrs CMPXCHG8B, DAA, LOOP)>;
 685
 686 def AtomWrite01_20 : SchedWriteRes<[AtomPort01]> {
 687   let Latency = 20;
 688   let ResourceCycles = [20];
 689 }
 690 def : InstRW<[AtomWrite01_20], (instrs DAS)>;
 691
 692 def AtomWrite01_21 : SchedWriteRes<[AtomPort01]> {
 693   let Latency = 21;
 694   let ResourceCycles = [21];
 695 }
 696 def : InstRW<[AtomWrite01_21], (instrs AAM8i8, STD)>;
 697
 698 def AtomWrite01_22 : SchedWriteRes<[AtomPort01]> {
 699   let Latency = 22;
 700   let ResourceCycles = [22];
 701 }
 702 def : InstRW<[AtomWrite01_22], (instrs CMPXCHG16B)>;
 703
 704 def AtomWrite01_23 : SchedWriteRes<[AtomPort01]> {
 705   let Latency = 23;
 706   let ResourceCycles = [23];
 707 }
 708 def : InstRW<[AtomWrite01_23], (instrs ARPL16mr, ARPL16rr)>;
 709
 710 def AtomWrite01_25 : SchedWriteRes<[AtomPort01]> {
 711   let Latency = 25;
 712   let ResourceCycles = [25];
 713 }
 714 def : InstRW<[AtomWrite01_25], (instrs FNCLEX, FXTRACT)>;
 715
 716 def AtomWrite01_26 : SchedWriteRes<[AtomPort01]> {
 717   let Latency = 26;
 718   let ResourceCycles = [26];
 719 }
 720 def : InstRW<[AtomWrite01_26], (instrs POPF32, POPF64)>;
 721
 722 def AtomWrite01_29 : SchedWriteRes<[AtomPort01]> {
 723   let Latency = 29;
 724   let ResourceCycles = [29];
 725 }
 726 def : InstRW<[AtomWrite01_29], (instregex "POP(DS|ES|FS|GS)(16|32|64)")>;
 727
 728 def AtomWrite01_30 : SchedWriteRes<[AtomPort01]> {
 729   let Latency = 30;
 730   let ResourceCycles = [30];
 731 }
 732 def : InstRW<[AtomWrite01_30], (instrs RDTSC, RDTSCP)>;
 733
 734 def AtomWrite01_32 : SchedWriteRes<[AtomPort01]> {
 735   let Latency = 32;
 736   let ResourceCycles = [32];
 737 }
 738 def : InstRW<[AtomWrite01_32], (instrs ENTER, POPF16)>;
 739
 740 def AtomWrite01_45 : SchedWriteRes<[AtomPort01]> {
 741   let Latency = 45;
 742   let ResourceCycles = [45];
 743 }
 744 def : InstRW<[AtomWrite01_45], (instrs MONITORrrr)>;
 745
 746 def AtomWrite01_46 : SchedWriteRes<[AtomPort01]> {
 747   let Latency = 46;
 748   let ResourceCycles = [46];
 749 }
 750 def : InstRW<[AtomWrite01_46], (instrs FRNDINT, MWAITrr, RDPMC)>;
 751
 752 def AtomWrite01_48 : SchedWriteRes<[AtomPort01]> {
 753   let Latency = 48;
 754   let ResourceCycles = [48];
 755 }
 756 def : InstRW<[AtomWrite01_48], (instrs POPSS16, POPSS32)>;
 757
 758 def AtomWrite01_55 : SchedWriteRes<[AtomPort01]> {
 759   let Latency = 55;
 760   let ResourceCycles = [55];
 761 }
 762 def : InstRW<[AtomWrite01_55], (instrs FPREM)>;
 763
 764 def AtomWrite01_59 : SchedWriteRes<[AtomPort01]> {
 765   let Latency = 59;
 766   let ResourceCycles = [59];
 767 }
 768 def : InstRW<[AtomWrite01_59], (instrs INSB, INSL, INSW)>;
 769
 770 def AtomWrite01_63 : SchedWriteRes<[AtomPort01]> {
 771   let Latency = 63;
 772   let ResourceCycles = [63];
 773 }
 774 def : InstRW<[AtomWrite01_63], (instrs FNINIT)>;
 775
 776 def AtomWrite01_68 : SchedWriteRes<[AtomPort01]> {
 777   let Latency = 68;
 778   let ResourceCycles = [68];
 779 }
 780 def : InstRW<[AtomWrite01_68], (instrs OUT8rr, OUT16rr, OUT32rr)>;
 781
 782 def AtomWrite01_71 : SchedWriteRes<[AtomPort01]> {
 783   let Latency = 71;
 784   let ResourceCycles = [71];
 785 }
 786 def : InstRW<[AtomWrite01_71], (instrs FPREM1,
 787                                        INVLPG, INVLPGA32, INVLPGA64)>;
 788
 789 def AtomWrite01_72 : SchedWriteRes<[AtomPort01]> {
 790   let Latency = 72;
 791   let ResourceCycles = [72];
 792 }
 793 def : InstRW<[AtomWrite01_72], (instrs OUT8ir, OUT16ir, OUT32ir)>;
 794
 795 def AtomWrite01_74 : SchedWriteRes<[AtomPort01]> {
 796   let Latency = 74;
 797   let ResourceCycles = [74];
 798 }
 799 def : InstRW<[AtomWrite01_74], (instrs OUTSB, OUTSL, OUTSW)>;
 800
 801 def AtomWrite01_77 : SchedWriteRes<[AtomPort01]> {
 802   let Latency = 77;
 803   let ResourceCycles = [77];
 804 }
 805 def : InstRW<[AtomWrite01_77], (instrs FSCALE)>;
 806
 807 def AtomWrite01_78 : SchedWriteRes<[AtomPort01]> {
 808   let Latency = 78;
 809   let ResourceCycles = [78];
 810 }
 811 def : InstRW<[AtomWrite01_78], (instrs RDMSR)>;
 812
 813 def AtomWrite01_79 : SchedWriteRes<[AtomPort01]> {
 814   let Latency = 79;
 815   let ResourceCycles = [79];
 816 }
 817 def : InstRW<[AtomWrite01_79], (instregex "RET(L|Q|W)?$",
 818                                           "LRETI?(L|Q|W)")>;
 819
 820 def AtomWrite01_92 : SchedWriteRes<[AtomPort01]> {
 821   let Latency = 92;
 822   let ResourceCycles = [92];
 823 }
 824 def : InstRW<[AtomWrite01_92], (instrs IN8ri, IN16ri, IN32ri)>;
 825
 826 def AtomWrite01_94 : SchedWriteRes<[AtomPort01]> {
 827   let Latency = 94;
 828   let ResourceCycles = [94];
 829 }
 830 def : InstRW<[AtomWrite01_94], (instrs IN8rr, IN16rr, IN32rr)>;
 831
 832 def AtomWrite01_99 : SchedWriteRes<[AtomPort01]> {
 833   let Latency = 99;
 834   let ResourceCycles = [99];
 835 }
 836 def : InstRW<[AtomWrite01_99], (instrs F2XM1)>;
 837
 838 def AtomWrite01_121 : SchedWriteRes<[AtomPort01]> {
 839   let Latency = 121;
 840   let ResourceCycles = [121];
 841 }
 842 def : InstRW<[AtomWrite01_121], (instrs CPUID)>;
 843
 844 def AtomWrite01_127 : SchedWriteRes<[AtomPort01]> {
 845   let Latency = 127;
 846   let ResourceCycles = [127];
 847 }
 848 def : InstRW<[AtomWrite01_127], (instrs INT)>;
 849
 850 def AtomWrite01_130 : SchedWriteRes<[AtomPort01]> {
 851   let Latency = 130;
 852   let ResourceCycles = [130];
 853 }
 854 def : InstRW<[AtomWrite01_130], (instrs INT3)>;
 855
 856 def AtomWrite01_140 : SchedWriteRes<[AtomPort01]> {
 857   let Latency = 140;
 858   let ResourceCycles = [140];
 859 }
 860 def : InstRW<[AtomWrite01_140], (instrs FXSAVE, FXSAVE64)>;
 861
 862 def AtomWrite01_141 : SchedWriteRes<[AtomPort01]> {
 863   let Latency = 141;
 864   let ResourceCycles = [141];
 865 }
 866 def : InstRW<[AtomWrite01_141], (instrs FXRSTOR, FXRSTOR64)>;
 867
 868 def AtomWrite01_146 : SchedWriteRes<[AtomPort01]> {
 869   let Latency = 146;
 870   let ResourceCycles = [146];
 871 }
 872 def : InstRW<[AtomWrite01_146], (instrs FYL2X)>;
 873
 874 def AtomWrite01_147 : SchedWriteRes<[AtomPort01]> {
 875   let Latency = 147;
 876   let ResourceCycles = [147];
 877 }
 878 def : InstRW<[AtomWrite01_147], (instrs FYL2XP1)>;
 879
 880 def AtomWrite01_168 : SchedWriteRes<[AtomPort01]> {
 881   let Latency = 168;
 882   let ResourceCycles = [168];
 883 }
 884 def : InstRW<[AtomWrite01_168], (instrs FPTAN)>;
 885
 886 def AtomWrite01_174 : SchedWriteRes<[AtomPort01]> {
 887   let Latency = 174;
 888   let ResourceCycles = [174];
 889 }
 890 def : InstRW<[AtomWrite01_174], (instrs FSINCOS)>;
 891 def : InstRW<[AtomWrite01_174], (instregex "(COS|SIN)_F")>;
 892
 893 def AtomWrite01_183 : SchedWriteRes<[AtomPort01]> {
 894   let Latency = 183;
 895   let ResourceCycles = [183];
 896 }
 897 def : InstRW<[AtomWrite01_183], (instrs FPATAN)>;
 898
 899 def AtomWrite01_202 : SchedWriteRes<[AtomPort01]> {
 900   let Latency = 202;
 901   let ResourceCycles = [202];
 902 }
 903 def : InstRW<[AtomWrite01_202], (instrs WRMSR)>;
 904
 905 } // SchedModel