test/CodeGen/AArch64/fp16_intrinsic_scalar_2op.ll

   1 ; RUN: llc < %s -mtriple=aarch64-eabi -mattr=+v8.2a,+fullfp16  | FileCheck %s
   2
   3 declare half @llvm.aarch64.sisd.fabd.f16(half, half)
   4 declare half @llvm.aarch64.neon.fmax.f16(half, half)
   5 declare half @llvm.aarch64.neon.fmin.f16(half, half)
   6 declare half @llvm.aarch64.neon.frsqrts.f16(half, half)
   7 declare half @llvm.aarch64.neon.frecps.f16(half, half)
   8 declare half @llvm.aarch64.neon.fmulx.f16(half, half)
   9 declare half @llvm.fabs.f16(half)
  10
  11 define dso_local half @t_vabdh_f16(half %a, half %b) {
  12 ; CHECK-LABEL: t_vabdh_f16:
  13 ; CHECK:         fabd h0, h0, h1
  14 ; CHECK-NEXT:    ret
  15 entry:
  16   %vabdh_f16 = tail call half @llvm.aarch64.sisd.fabd.f16(half %a, half %b)
  17   ret half %vabdh_f16
  18 }
  19
  20 define dso_local half @t_vabdh_f16_from_fsub_fabs(half %a, half %b) {
  21 ; CHECK-LABEL: t_vabdh_f16_from_fsub_fabs:
  22 ; CHECK:         fabd h0, h0, h1
  23 ; CHECK-NEXT:    ret
  24 entry:
  25   %sub = fsub half %a, %b
  26   %abs = tail call half @llvm.fabs.f16(half %sub)
  27   ret half %abs
  28 }
  29
  30 define dso_local i16 @t_vceqh_f16(half %a, half %b) {
  31 ; CHECK-LABEL: t_vceqh_f16:
  32 ; CHECK:         fcmp h0, h1
  33 ; CHECK-NEXT:    csetm w0, eq
  34 ; CHECK-NEXT:    ret
  35 entry:
  36   %0 = fcmp oeq half %a, %b
  37   %vcmpd = sext i1 %0 to i16
  38   ret i16 %vcmpd
  39 }
  40
  41 define dso_local i16 @t_vcgeh_f16(half %a, half %b) {
  42 ; CHECK-LABEL: t_vcgeh_f16:
  43 ; CHECK:         fcmp h0, h1
  44 ; CHECK-NEXT:    csetm w0, ge
  45 ; CHECK-NEXT:    ret
  46 entry:
  47   %0 = fcmp oge half %a, %b
  48   %vcmpd = sext i1 %0 to i16
  49   ret i16 %vcmpd
  50 }
  51
  52 define dso_local i16 @t_vcgth_f16(half %a, half %b) {
  53 ; CHECK-LABEL: t_vcgth_f16:
  54 ; CHECK:         fcmp h0, h1
  55 ; CHECK-NEXT:    csetm w0, gt
  56 ; CHECK-NEXT:    ret
  57 entry:
  58   %0 = fcmp ogt half %a, %b
  59   %vcmpd = sext i1 %0 to i16
  60   ret i16 %vcmpd
  61 }
  62
  63 define dso_local i16 @t_vcleh_f16(half %a, half %b) {
  64 ; CHECK-LABEL: t_vcleh_f16:
  65 ; CHECK:         fcmp h0, h1
  66 ; CHECK-NEXT:    csetm w0, ls
  67 ; CHECK-NEXT:    ret
  68 entry:
  69   %0 = fcmp ole half %a, %b
  70   %vcmpd = sext i1 %0 to i16
  71   ret i16 %vcmpd
  72 }
  73
  74 define dso_local i16 @t_vclth_f16(half %a, half %b) {
  75 ; CHECK-LABEL: t_vclth_f16:
  76 ; CHECK:         fcmp h0, h1
  77 ; CHECK-NEXT:    csetm w0, mi
  78 ; CHECK-NEXT:    ret
  79 entry:
  80   %0 = fcmp olt half %a, %b
  81   %vcmpd = sext i1 %0 to i16
  82   ret i16 %vcmpd
  83 }
  84
  85 define dso_local half @t_vmaxh_f16(half %a, half %b) {
  86 ; CHECK-LABEL: t_vmaxh_f16:
  87 ; CHECK:         fmax h0, h0, h1
  88 ; CHECK-NEXT:    ret
  89 entry:
  90   %vmax = tail call half @llvm.aarch64.neon.fmax.f16(half %a, half %b)
  91   ret half %vmax
  92 }
  93
  94 define dso_local half @t_vminh_f16(half %a, half %b) {
  95 ; CHECK-LABEL: t_vminh_f16:
  96 ; CHECK:         fmin h0, h0, h1
  97 ; CHECK-NEXT:    ret
  98 entry:
  99   %vmin = tail call half @llvm.aarch64.neon.fmin.f16(half %a, half %b)
 100   ret half %vmin
 101 }
 102
 103 define dso_local half @t_vmulxh_f16(half %a, half %b) {
 104 ; CHECK-LABEL: t_vmulxh_f16:
 105 ; CHECK:         fmulx h0, h0, h1
 106 ; CHECK-NEXT:    ret
 107 entry:
 108   %vmulxh_f16 = tail call half @llvm.aarch64.neon.fmulx.f16(half %a, half %b)
 109   ret half %vmulxh_f16
 110 }
 111
 112 define dso_local half @t_vrecpsh_f16(half %a, half %b) {
 113 ; CHECK-LABEL: t_vrecpsh_f16:
 114 ; CHECK:         frecps h0, h0, h1
 115 ; CHECK-NEXT:    ret
 116 entry:
 117   %vrecps = tail call half @llvm.aarch64.neon.frecps.f16(half %a, half %b)
 118   ret half %vrecps
 119 }
 120
 121 define dso_local half @t_vrsqrtsh_f16(half %a, half %b) {
 122 ; CHECK-LABEL: t_vrsqrtsh_f16:
 123 ; CHECK:         frsqrts h0, h0, h1
 124 ; CHECK-NEXT:    ret
 125 entry:
 126   %vrsqrtsh_f16 = tail call half @llvm.aarch64.neon.frsqrts.f16(half %a, half %b)
 127   ret half %vrsqrtsh_f16
 128 }
 129
 130 declare half @llvm.aarch64.neon.vcvtfxs2fp.f16.i32(i32, i32) #1
 131 declare half @llvm.aarch64.neon.vcvtfxs2fp.f16.i64(i64, i32) #1
 132 declare i32 @llvm.aarch64.neon.vcvtfp2fxs.i32.f16(half, i32) #1
 133 declare i64 @llvm.aarch64.neon.vcvtfp2fxs.i64.f16(half, i32) #1
 134 declare half @llvm.aarch64.neon.vcvtfxu2fp.f16.i32(i32, i32) #1
 135 declare i32 @llvm.aarch64.neon.vcvtfp2fxu.i32.f16(half, i32) #1
 136
 137 define dso_local half @test_vcvth_n_f16_s16_1(i16 %a) {
 138 ; CHECK-LABEL: test_vcvth_n_f16_s16_1:
 139 ; CHECK:         fmov s0, w[[wReg:[0-9]+]]
 140 ; CHECK-NEXT:    scvtf h0, h0, #1
 141 ; CHECK-NEXT:    ret
 142 entry:
 143   %sext = sext i16 %a to i32
 144   %fcvth_n = tail call half @llvm.aarch64.neon.vcvtfxs2fp.f16.i32(i32 %sext, i32 1)
 145   ret half %fcvth_n
 146 }
 147
 148 define dso_local half @test_vcvth_n_f16_s16_16(i16 %a) {
 149 ; CHECK-LABEL: test_vcvth_n_f16_s16_16:
 150 ; CHECK:         fmov s0, w[[wReg:[0-9]+]]
 151 ; CHECK-NEXT:    scvtf h0, h0, #16
 152 ; CHECK-NEXT:    ret
 153 entry:
 154   %sext = sext i16 %a to i32
 155   %fcvth_n = tail call half @llvm.aarch64.neon.vcvtfxs2fp.f16.i32(i32 %sext, i32 16)
 156   ret half %fcvth_n
 157 }
 158
 159 define dso_local half @test_vcvth_n_f16_s32_1(i32 %a) {
 160 ; CHECK-LABEL: test_vcvth_n_f16_s32_1:
 161 ; CHECK:         fmov s0, w0
 162 ; CHECK-NEXT:    scvtf h0, h0, #1
 163 ; CHECK-NEXT:    ret
 164 entry:
 165   %vcvth_n_f16_s32 = tail call half @llvm.aarch64.neon.vcvtfxs2fp.f16.i32(i32 %a, i32 1)
 166   ret half %vcvth_n_f16_s32
 167 }
 168
 169 define dso_local half @test_vcvth_n_f16_s32_16(i32 %a) {
 170 ; CHECK-LABEL: test_vcvth_n_f16_s32_16:
 171 ; CHECK:         fmov s0, w0
 172 ; CHECK-NEXT:    scvtf h0, h0, #16
 173 ; CHECK-NEXT:    ret
 174 entry:
 175   %vcvth_n_f16_s32 = tail call half @llvm.aarch64.neon.vcvtfxs2fp.f16.i32(i32 %a, i32 16)
 176   ret half %vcvth_n_f16_s32
 177 }
 178
 179 define dso_local i16 @test_vcvth_n_s16_f16_1(half %a) {
 180 ; CHECK-LABEL: test_vcvth_n_s16_f16_1:
 181 ; CHECK:         fcvtzs h0, h0, #1
 182 ; CHECK-NEXT:    fmov w0, s0
 183 ; CHECK-NEXT:    ret
 184 entry:
 185   %fcvth_n = tail call i32 @llvm.aarch64.neon.vcvtfp2fxs.i32.f16(half %a, i32 1)
 186   %0 = trunc i32 %fcvth_n to i16
 187   ret i16 %0
 188 }
 189
 190 define dso_local i16 @test_vcvth_n_s16_f16_16(half %a) {
 191 ; CHECK-LABEL: test_vcvth_n_s16_f16_16:
 192 ; CHECK:         fcvtzs h0, h0, #16
 193 ; CHECK-NEXT:    fmov w0, s0
 194 ; CHECK-NEXT:    ret
 195 entry:
 196   %fcvth_n = tail call i32 @llvm.aarch64.neon.vcvtfp2fxs.i32.f16(half %a, i32 16)
 197   %0 = trunc i32 %fcvth_n to i16
 198   ret i16 %0
 199 }
 200
 201 define dso_local i32 @test_vcvth_n_s32_f16_1(half %a) {
 202 ; CHECK-LABEL: test_vcvth_n_s32_f16_1:
 203 ; CHECK:         fcvtzs h0, h0, #1
 204 ; CHECK-NEXT:    fmov w0, s0
 205 ; CHECK-NEXT:    ret
 206 entry:
 207   %vcvth_n_s32_f16 = tail call i32 @llvm.aarch64.neon.vcvtfp2fxs.i32.f16(half %a, i32 1)
 208   ret i32 %vcvth_n_s32_f16
 209 }
 210
 211 define dso_local i32 @test_vcvth_n_s32_f16_16(half %a) {
 212 ; CHECK-LABEL: test_vcvth_n_s32_f16_16:
 213 ; CHECK:         fcvtzs h0, h0, #16
 214 ; CHECK-NEXT:    fmov w0, s0
 215 ; CHECK-NEXT:    ret
 216 entry:
 217   %vcvth_n_s32_f16 = tail call i32 @llvm.aarch64.neon.vcvtfp2fxs.i32.f16(half %a, i32 16)
 218   ret i32 %vcvth_n_s32_f16
 219 }
 220
 221 define dso_local i64 @test_vcvth_n_s64_f16_1(half %a) {
 222 ; CHECK-LABEL: test_vcvth_n_s64_f16_1:
 223 ; CHECK:         fcvtzs h0, h0, #1
 224 ; CHECK-NEXT:    fmov x0, d0
 225 ; CHECK-NEXT:    ret
 226 entry:
 227   %vcvth_n_s64_f16 = tail call i64 @llvm.aarch64.neon.vcvtfp2fxs.i64.f16(half %a, i32 1)
 228   ret i64 %vcvth_n_s64_f16
 229 }
 230
 231 define dso_local i64 @test_vcvth_n_s64_f16_32(half %a) {
 232 ; CHECK-LABEL: test_vcvth_n_s64_f16_32:
 233 ; CHECK:         fcvtzs h0, h0, #32
 234 ; CHECK-NEXT:    fmov x0, d0
 235 ; CHECK-NEXT:    ret
 236 entry:
 237   %vcvth_n_s64_f16 = tail call i64 @llvm.aarch64.neon.vcvtfp2fxs.i64.f16(half %a, i32 32)
 238   ret i64 %vcvth_n_s64_f16
 239 }
 240
 241 define dso_local half @test_vcvth_n_f16_u16_1(i16 %a) {
 242 ; CHECK-LABEL: test_vcvth_n_f16_u16_1:
 243 ; CHECK:         ucvtf h0, h0, #1
 244 ; CHECK-NEXT:    ret
 245 entry:
 246   %0 = zext i16 %a to i32
 247   %fcvth_n = tail call half @llvm.aarch64.neon.vcvtfxu2fp.f16.i32(i32 %0, i32 1)
 248   ret half %fcvth_n
 249 }
 250
 251 define dso_local half @test_vcvth_n_f16_u16_16(i16 %a) {
 252 ; CHECK-LABEL: test_vcvth_n_f16_u16_16:
 253 ; CHECK:         ucvtf h0, h0, #16
 254 ; CHECK-NEXT:    ret
 255 entry:
 256   %0 = zext i16 %a to i32
 257   %fcvth_n = tail call half @llvm.aarch64.neon.vcvtfxu2fp.f16.i32(i32 %0, i32 16)
 258   ret half %fcvth_n
 259 }
 260
 261 define dso_local half @test_vcvth_n_f16_u32_1(i32 %a) {
 262 ; CHECK-LABEL: test_vcvth_n_f16_u32_1:
 263 ; CHECK:         fmov s0, w0
 264 ; CHECK-NEXT:    ucvtf h0, h0, #1
 265 ; CHECK-NEXT:    ret
 266 entry:
 267   %vcvth_n_f16_u32 = tail call half @llvm.aarch64.neon.vcvtfxu2fp.f16.i32(i32 %a, i32 1)
 268   ret half %vcvth_n_f16_u32
 269 }
 270
 271 define dso_local half @test_vcvth_n_f16_u32_16(i32 %a) {
 272 ; CHECK-LABEL: test_vcvth_n_f16_u32_16:
 273 ; CHECK:         ucvtf h0, h0, #16
 274 ; CHECK-NEXT:    ret
 275 entry:
 276   %vcvth_n_f16_u32 = tail call half @llvm.aarch64.neon.vcvtfxu2fp.f16.i32(i32 %a, i32 16)
 277   ret half %vcvth_n_f16_u32
 278 }
 279
 280 define dso_local i16 @test_vcvth_n_u16_f16_1(half %a) {
 281 ; CHECK-LABEL: test_vcvth_n_u16_f16_1:
 282 ; CHECK:         fcvtzu h0, h0, #1
 283 ; CHECK-NEXT:    fmov w0, s0
 284 ; CHECK-NEXT:    ret
 285 entry:
 286   %fcvth_n = tail call i32 @llvm.aarch64.neon.vcvtfp2fxu.i32.f16(half %a, i32 1)
 287   %0 = trunc i32 %fcvth_n to i16
 288   ret i16 %0
 289 }
 290
 291 define dso_local i16 @test_vcvth_n_u16_f16_16(half %a) {
 292 ; CHECK-LABEL: test_vcvth_n_u16_f16_16:
 293 ; CHECK:         fcvtzu h0, h0, #16
 294 ; CHECK-NEXT:    fmov w0, s0
 295 ; CHECK-NEXT:    ret
 296 entry:
 297   %fcvth_n = tail call i32 @llvm.aarch64.neon.vcvtfp2fxu.i32.f16(half %a, i32 16)
 298   %0 = trunc i32 %fcvth_n to i16
 299   ret i16 %0
 300 }
 301
 302 define dso_local i32 @test_vcvth_n_u32_f16_1(half %a) {
 303 ; CHECK-LABEL: test_vcvth_n_u32_f16_1:
 304 ; CHECK:         fcvtzu h0, h0, #1
 305 ; CHECK-NEXT:    fmov w0, s0
 306 ; CHECK-NEXT:    ret
 307 entry:
 308   %vcvth_n_u32_f16 = tail call i32 @llvm.aarch64.neon.vcvtfp2fxu.i32.f16(half %a, i32 1)
 309   ret i32 %vcvth_n_u32_f16
 310 }
 311
 312 define dso_local i32 @test_vcvth_n_u32_f16_16(half %a) {
 313 ; CHECK-LABEL: test_vcvth_n_u32_f16_16:
 314 ; CHECK:         fcvtzu h0, h0, #16
 315 ; CHECK-NEXT:    fmov w0, s0
 316 ; CHECK-NEXT:    ret
 317 entry:
 318   %vcvth_n_u32_f16 = tail call i32 @llvm.aarch64.neon.vcvtfp2fxu.i32.f16(half %a, i32 16)
 319   ret i32 %vcvth_n_u32_f16
 320 }