test/CodeGen/Hexagon/v6vec-vprint.ll

   1 ; RUN: llc -march=hexagon -mcpu=hexagonv60 -mattr=+hvxv60,hvx-length64b -disable-hexagon-shuffle=0 -O2 -enable-hexagon-vector-print < %s | FileCheck --check-prefix=CHECK %s
   2 ; RUN: llc -march=hexagon -mcpu=hexagonv60 -mattr=+hvxv60,hvx-length64b -disable-hexagon-shuffle=0 -O2 -enable-hexagon-vector-print -trace-hex-vector-stores-only < %s | FileCheck --check-prefix=VSTPRINT %s
   3 ;   generate .long XXXX which is a vector debug print instruction.
   4 ; CHECK: .long 0x1dffe0
   5 ; CHECK: .long 0x1dffe0
   6 ; CHECK: .long 0x1dffe0
   7 ; VSTPRINT: .long 0x1dffe0
   8 ; VSTPRINT-NOT: .long 0x1dffe0
   9 target datalayout = "e-p:32:32:32-i64:64:64-i32:32:32-i16:16:16-i1:32:32-f64:64:64-f32:32:32-v64:64:64-v32:32:32-a:0-n16:32"
  10 target triple = "hexagon"
  11
  12 ; Function Attrs: nounwind
  13 define void @do_vecs(i8* nocapture readonly %a, i8* nocapture readonly %b, i8* nocapture %c) #0 {
  14 entry:
  15   %0 = bitcast i8* %a to <16 x i32>*
  16   %1 = load <16 x i32>, <16 x i32>* %0, align 4, !tbaa !1
  17   %2 = bitcast i8* %b to <16 x i32>*
  18   %3 = load <16 x i32>, <16 x i32>* %2, align 4, !tbaa !1
  19   %4 = tail call <16 x i32> @llvm.hexagon.V6.vaddw(<16 x i32> %1, <16 x i32> %3)
  20   %5 = bitcast i8* %c to <16 x i32>*
  21   store <16 x i32> %4, <16 x i32>* %5, align 4, !tbaa !1
  22   ret void
  23 }
  24
  25 ; Function Attrs: nounwind readnone
  26 declare <16 x i32> @llvm.hexagon.V6.vaddw(<16 x i32>, <16 x i32>) #1
  27
  28 attributes #0 = { nounwind "less-precise-fpmad"="false" "no-frame-pointer-elim"="true" "no-frame-pointer-elim-non-leaf" "no-infs-fp-math"="false" "no-nans-fp-math"="false" "stack-protector-buffer-size"="8" "unsafe-fp-math"="false" "use-soft-float"="false" }
  29 attributes #1 = { nounwind readnone }
  30
  31 !llvm.ident = !{!0}
  32
  33 !0 = !{!"QuIC LLVM Hexagon Clang version 7.x-pre-unknown"}
  34 !1 = !{!2, !2, i64 0}
  35 !2 = !{!"omnipotent char", !3, i64 0}
  36 !3 = !{!"Simple C/C++ TBAA"}