test/CodeGen/RISCV/i32-icmp.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=riscv32 -verify-machineinstrs < %s \
   3 ; RUN:   | FileCheck %s -check-prefix=RV32I
   4
   5 ; TODO: check the generated instructions for the equivalent of seqz, snez,
   6 ; sltz, sgtz map to something simple
   7
   8 define i32 @icmp_eq(i32 %a, i32 %b) nounwind {
   9 ; RV32I-LABEL: icmp_eq:
  10 ; RV32I:       # %bb.0:
  11 ; RV32I-NEXT:    xor a0, a0, a1
  12 ; RV32I-NEXT:    seqz a0, a0
  13 ; RV32I-NEXT:    ret
  14   %1 = icmp eq i32 %a, %b
  15   %2 = zext i1 %1 to i32
  16   ret i32 %2
  17 }
  18
  19 define i32 @icmp_eqz(i32 %a) nounwind {
  20 ; RV32I-LABEL: icmp_eqz:
  21 ; RV32I:       # %bb.0:
  22 ; RV32I-NEXT:    seqz a0, a0
  23 ; RV32I-NEXT:    ret
  24   %1 = icmp eq i32 %a, 0
  25   %2 = zext i1 %1 to i32
  26   ret i32 %2
  27 }
  28
  29 define i32 @icmp_ne(i32 %a, i32 %b) nounwind {
  30 ; RV32I-LABEL: icmp_ne:
  31 ; RV32I:       # %bb.0:
  32 ; RV32I-NEXT:    xor a0, a0, a1
  33 ; RV32I-NEXT:    snez a0, a0
  34 ; RV32I-NEXT:    ret
  35   %1 = icmp ne i32 %a, %b
  36   %2 = zext i1 %1 to i32
  37   ret i32 %2
  38 }
  39
  40 define i32 @icmp_nez(i32 %a) nounwind {
  41 ; RV32I-LABEL: icmp_nez:
  42 ; RV32I:       # %bb.0:
  43 ; RV32I-NEXT:    snez a0, a0
  44 ; RV32I-NEXT:    ret
  45   %1 = icmp ne i32 %a, 0
  46   %2 = zext i1 %1 to i32
  47   ret i32 %2
  48 }
  49
  50 define i32 @icmp_ugt(i32 %a, i32 %b) nounwind {
  51 ; RV32I-LABEL: icmp_ugt:
  52 ; RV32I:       # %bb.0:
  53 ; RV32I-NEXT:    sltu a0, a1, a0
  54 ; RV32I-NEXT:    ret
  55   %1 = icmp ugt i32 %a, %b
  56   %2 = zext i1 %1 to i32
  57   ret i32 %2
  58 }
  59
  60 define i32 @icmp_uge(i32 %a, i32 %b) nounwind {
  61 ; RV32I-LABEL: icmp_uge:
  62 ; RV32I:       # %bb.0:
  63 ; RV32I-NEXT:    sltu a0, a0, a1
  64 ; RV32I-NEXT:    xori a0, a0, 1
  65 ; RV32I-NEXT:    ret
  66   %1 = icmp uge i32 %a, %b
  67   %2 = zext i1 %1 to i32
  68   ret i32 %2
  69 }
  70
  71 define i32 @icmp_ult(i32 %a, i32 %b) nounwind {
  72 ; RV32I-LABEL: icmp_ult:
  73 ; RV32I:       # %bb.0:
  74 ; RV32I-NEXT:    sltu a0, a0, a1
  75 ; RV32I-NEXT:    ret
  76   %1 = icmp ult i32 %a, %b
  77   %2 = zext i1 %1 to i32
  78   ret i32 %2
  79 }
  80
  81 define i32 @icmp_ule(i32 %a, i32 %b) nounwind {
  82 ; RV32I-LABEL: icmp_ule:
  83 ; RV32I:       # %bb.0:
  84 ; RV32I-NEXT:    sltu a0, a1, a0
  85 ; RV32I-NEXT:    xori a0, a0, 1
  86 ; RV32I-NEXT:    ret
  87   %1 = icmp ule i32 %a, %b
  88   %2 = zext i1 %1 to i32
  89   ret i32 %2
  90 }
  91
  92 define i32 @icmp_sgt(i32 %a, i32 %b) nounwind {
  93 ; RV32I-LABEL: icmp_sgt:
  94 ; RV32I:       # %bb.0:
  95 ; RV32I-NEXT:    slt a0, a1, a0
  96 ; RV32I-NEXT:    ret
  97   %1 = icmp sgt i32 %a, %b
  98   %2 = zext i1 %1 to i32
  99   ret i32 %2
 100 }
 101
 102 define i32 @icmp_sge(i32 %a, i32 %b) nounwind {
 103 ; RV32I-LABEL: icmp_sge:
 104 ; RV32I:       # %bb.0:
 105 ; RV32I-NEXT:    slt a0, a0, a1
 106 ; RV32I-NEXT:    xori a0, a0, 1
 107 ; RV32I-NEXT:    ret
 108   %1 = icmp sge i32 %a, %b
 109   %2 = zext i1 %1 to i32
 110   ret i32 %2
 111 }
 112
 113 define i32 @icmp_slt(i32 %a, i32 %b) nounwind {
 114 ; RV32I-LABEL: icmp_slt:
 115 ; RV32I:       # %bb.0:
 116 ; RV32I-NEXT:    slt a0, a0, a1
 117 ; RV32I-NEXT:    ret
 118   %1 = icmp slt i32 %a, %b
 119   %2 = zext i1 %1 to i32
 120   ret i32 %2
 121 }
 122
 123 define i32 @icmp_sle(i32 %a, i32 %b) nounwind {
 124 ; RV32I-LABEL: icmp_sle:
 125 ; RV32I:       # %bb.0:
 126 ; RV32I-NEXT:    slt a0, a1, a0
 127 ; RV32I-NEXT:    xori a0, a0, 1
 128 ; RV32I-NEXT:    ret
 129   %1 = icmp sle i32 %a, %b
 130   %2 = zext i1 %1 to i32
 131   ret i32 %2
 132 }
 133
 134 ; TODO: check variants with an immediate?