test/CodeGen/X86/combine-srem.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+sse4.1 | FileCheck %s --check-prefix=CHECK --check-prefix=SSE
   3 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx  | FileCheck %s --check-prefix=CHECK --check-prefix=AVX --check-prefix=AVX1
   4 ; RUN: llc < %s -mtriple=x86_64-unknown-unknown -mattr=+avx2 | FileCheck %s --check-prefix=CHECK --check-prefix=AVX --check-prefix=AVX2
   5
   6 ; fold (srem x, 1) -> 0
   7 define i32 @combine_srem_by_one(i32 %x) {
   8 ; CHECK-LABEL: combine_srem_by_one:
   9 ; CHECK:       # %bb.0:
  10 ; CHECK-NEXT:    xorl %eax, %eax
  11 ; CHECK-NEXT:    retq
  12   %1 = srem i32 %x, 1
  13   ret i32 %1
  14 }
  15
  16 define <4 x i32> @combine_vec_srem_by_one(<4 x i32> %x) {
  17 ; SSE-LABEL: combine_vec_srem_by_one:
  18 ; SSE:       # %bb.0:
  19 ; SSE-NEXT:    xorps %xmm0, %xmm0
  20 ; SSE-NEXT:    retq
  21 ;
  22 ; AVX-LABEL: combine_vec_srem_by_one:
  23 ; AVX:       # %bb.0:
  24 ; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0
  25 ; AVX-NEXT:    retq
  26   %1 = srem <4 x i32> %x, <i32 1, i32 1, i32 1, i32 1>
  27   ret <4 x i32> %1
  28 }
  29
  30 ; fold (srem x, -1) -> 0
  31 define i32 @combine_srem_by_negone(i32 %x) {
  32 ; CHECK-LABEL: combine_srem_by_negone:
  33 ; CHECK:       # %bb.0:
  34 ; CHECK-NEXT:    xorl %eax, %eax
  35 ; CHECK-NEXT:    retq
  36   %1 = srem i32 %x, -1
  37   ret i32 %1
  38 }
  39
  40 define <4 x i32> @combine_vec_srem_by_negone(<4 x i32> %x) {
  41 ; SSE-LABEL: combine_vec_srem_by_negone:
  42 ; SSE:       # %bb.0:
  43 ; SSE-NEXT:    xorps %xmm0, %xmm0
  44 ; SSE-NEXT:    retq
  45 ;
  46 ; AVX-LABEL: combine_vec_srem_by_negone:
  47 ; AVX:       # %bb.0:
  48 ; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0
  49 ; AVX-NEXT:    retq
  50   %1 = srem <4 x i32> %x, <i32 -1, i32 -1, i32 -1, i32 -1>
  51   ret <4 x i32> %1
  52 }
  53
  54 ; TODO fold (srem x, INT_MIN)
  55 define i32 @combine_srem_by_minsigned(i32 %x) {
  56 ; CHECK-LABEL: combine_srem_by_minsigned:
  57 ; CHECK:       # %bb.0:
  58 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
  59 ; CHECK-NEXT:    movl %edi, %eax
  60 ; CHECK-NEXT:    sarl $31, %eax
  61 ; CHECK-NEXT:    shrl %eax
  62 ; CHECK-NEXT:    addl %edi, %eax
  63 ; CHECK-NEXT:    andl $-2147483648, %eax # imm = 0x80000000
  64 ; CHECK-NEXT:    leal (%rax,%rdi), %eax
  65 ; CHECK-NEXT:    retq
  66   %1 = srem i32 %x, -2147483648
  67   ret i32 %1
  68 }
  69
  70 define <4 x i32> @combine_vec_srem_by_minsigned(<4 x i32> %x) {
  71 ; SSE-LABEL: combine_vec_srem_by_minsigned:
  72 ; SSE:       # %bb.0:
  73 ; SSE-NEXT:    movdqa %xmm0, %xmm1
  74 ; SSE-NEXT:    psrad $31, %xmm1
  75 ; SSE-NEXT:    psrld $1, %xmm1
  76 ; SSE-NEXT:    paddd %xmm0, %xmm1
  77 ; SSE-NEXT:    pand {{.*}}(%rip), %xmm1
  78 ; SSE-NEXT:    psubd %xmm1, %xmm0
  79 ; SSE-NEXT:    retq
  80 ;
  81 ; AVX1-LABEL: combine_vec_srem_by_minsigned:
  82 ; AVX1:       # %bb.0:
  83 ; AVX1-NEXT:    vpsrad $31, %xmm0, %xmm1
  84 ; AVX1-NEXT:    vpsrld $1, %xmm1, %xmm1
  85 ; AVX1-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
  86 ; AVX1-NEXT:    vpand {{.*}}(%rip), %xmm1, %xmm1
  87 ; AVX1-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
  88 ; AVX1-NEXT:    retq
  89 ;
  90 ; AVX2-LABEL: combine_vec_srem_by_minsigned:
  91 ; AVX2:       # %bb.0:
  92 ; AVX2-NEXT:    vpsrad $31, %xmm0, %xmm1
  93 ; AVX2-NEXT:    vpsrld $1, %xmm1, %xmm1
  94 ; AVX2-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
  95 ; AVX2-NEXT:    vpbroadcastd {{.*#+}} xmm2 = [2147483648,2147483648,2147483648,2147483648]
  96 ; AVX2-NEXT:    vpand %xmm2, %xmm1, %xmm1
  97 ; AVX2-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
  98 ; AVX2-NEXT:    retq
  99   %1 = srem <4 x i32> %x, <i32 -2147483648, i32 -2147483648, i32 -2147483648, i32 -2147483648>
 100   ret <4 x i32> %1
 101 }
 102
 103 ; fold (srem 0, x) -> 0
 104 define i32 @combine_srem_zero(i32 %x) {
 105 ; CHECK-LABEL: combine_srem_zero:
 106 ; CHECK:       # %bb.0:
 107 ; CHECK-NEXT:    xorl %eax, %eax
 108 ; CHECK-NEXT:    retq
 109   %1 = srem i32 0, %x
 110   ret i32 %1
 111 }
 112
 113 define <4 x i32> @combine_vec_srem_zero(<4 x i32> %x) {
 114 ; SSE-LABEL: combine_vec_srem_zero:
 115 ; SSE:       # %bb.0:
 116 ; SSE-NEXT:    xorps %xmm0, %xmm0
 117 ; SSE-NEXT:    retq
 118 ;
 119 ; AVX-LABEL: combine_vec_srem_zero:
 120 ; AVX:       # %bb.0:
 121 ; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0
 122 ; AVX-NEXT:    retq
 123   %1 = srem <4 x i32> zeroinitializer, %x
 124   ret <4 x i32> %1
 125 }
 126
 127 ; fold (srem x, x) -> 0
 128 define i32 @combine_srem_dupe(i32 %x) {
 129 ; CHECK-LABEL: combine_srem_dupe:
 130 ; CHECK:       # %bb.0:
 131 ; CHECK-NEXT:    xorl %eax, %eax
 132 ; CHECK-NEXT:    retq
 133   %1 = srem i32 %x, %x
 134   ret i32 %1
 135 }
 136
 137 define <4 x i32> @combine_vec_srem_dupe(<4 x i32> %x) {
 138 ; SSE-LABEL: combine_vec_srem_dupe:
 139 ; SSE:       # %bb.0:
 140 ; SSE-NEXT:    xorps %xmm0, %xmm0
 141 ; SSE-NEXT:    retq
 142 ;
 143 ; AVX-LABEL: combine_vec_srem_dupe:
 144 ; AVX:       # %bb.0:
 145 ; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0
 146 ; AVX-NEXT:    retq
 147   %1 = srem <4 x i32> %x, %x
 148   ret <4 x i32> %1
 149 }
 150
 151 ; fold (srem x, y) -> (urem x, y) iff x and y are positive
 152 define <4 x i32> @combine_vec_srem_by_pos0(<4 x i32> %x) {
 153 ; SSE-LABEL: combine_vec_srem_by_pos0:
 154 ; SSE:       # %bb.0:
 155 ; SSE-NEXT:    andps {{.*}}(%rip), %xmm0
 156 ; SSE-NEXT:    retq
 157 ;
 158 ; AVX1-LABEL: combine_vec_srem_by_pos0:
 159 ; AVX1:       # %bb.0:
 160 ; AVX1-NEXT:    vandps {{.*}}(%rip), %xmm0, %xmm0
 161 ; AVX1-NEXT:    retq
 162 ;
 163 ; AVX2-LABEL: combine_vec_srem_by_pos0:
 164 ; AVX2:       # %bb.0:
 165 ; AVX2-NEXT:    vbroadcastss {{.*#+}} xmm1 = [3,3,3,3]
 166 ; AVX2-NEXT:    vandps %xmm1, %xmm0, %xmm0
 167 ; AVX2-NEXT:    retq
 168   %1 = and <4 x i32> %x, <i32 255, i32 255, i32 255, i32 255>
 169   %2 = srem <4 x i32> %1, <i32 4, i32 4, i32 4, i32 4>
 170   ret <4 x i32> %2
 171 }
 172
 173 define <4 x i32> @combine_vec_srem_by_pos1(<4 x i32> %x) {
 174 ; SSE-LABEL: combine_vec_srem_by_pos1:
 175 ; SSE:       # %bb.0:
 176 ; SSE-NEXT:    andps {{.*}}(%rip), %xmm0
 177 ; SSE-NEXT:    retq
 178 ;
 179 ; AVX-LABEL: combine_vec_srem_by_pos1:
 180 ; AVX:       # %bb.0:
 181 ; AVX-NEXT:    vandps {{.*}}(%rip), %xmm0, %xmm0
 182 ; AVX-NEXT:    retq
 183   %1 = and <4 x i32> %x, <i32 255, i32 255, i32 255, i32 255>
 184   %2 = srem <4 x i32> %1, <i32 1, i32 4, i32 8, i32 16>
 185   ret <4 x i32> %2
 186 }
 187
 188 ; fold (srem x, (1 << c)) -> x - (x / (1 << c)) * (1 << c).
 189 define <4 x i32> @combine_vec_srem_by_pow2a(<4 x i32> %x) {
 190 ; SSE-LABEL: combine_vec_srem_by_pow2a:
 191 ; SSE:       # %bb.0:
 192 ; SSE-NEXT:    movdqa %xmm0, %xmm1
 193 ; SSE-NEXT:    psrad $31, %xmm1
 194 ; SSE-NEXT:    psrld $30, %xmm1
 195 ; SSE-NEXT:    paddd %xmm0, %xmm1
 196 ; SSE-NEXT:    pand {{.*}}(%rip), %xmm1
 197 ; SSE-NEXT:    psubd %xmm1, %xmm0
 198 ; SSE-NEXT:    retq
 199 ;
 200 ; AVX1-LABEL: combine_vec_srem_by_pow2a:
 201 ; AVX1:       # %bb.0:
 202 ; AVX1-NEXT:    vpsrad $31, %xmm0, %xmm1
 203 ; AVX1-NEXT:    vpsrld $30, %xmm1, %xmm1
 204 ; AVX1-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 205 ; AVX1-NEXT:    vpand {{.*}}(%rip), %xmm1, %xmm1
 206 ; AVX1-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
 207 ; AVX1-NEXT:    retq
 208 ;
 209 ; AVX2-LABEL: combine_vec_srem_by_pow2a:
 210 ; AVX2:       # %bb.0:
 211 ; AVX2-NEXT:    vpsrad $31, %xmm0, %xmm1
 212 ; AVX2-NEXT:    vpsrld $30, %xmm1, %xmm1
 213 ; AVX2-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 214 ; AVX2-NEXT:    vpbroadcastd {{.*#+}} xmm2 = [4294967292,4294967292,4294967292,4294967292]
 215 ; AVX2-NEXT:    vpand %xmm2, %xmm1, %xmm1
 216 ; AVX2-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
 217 ; AVX2-NEXT:    retq
 218   %1 = srem <4 x i32> %x, <i32 4, i32 4, i32 4, i32 4>
 219   ret <4 x i32> %1
 220 }
 221
 222 define <4 x i32> @combine_vec_srem_by_pow2a_neg(<4 x i32> %x) {
 223 ; SSE-LABEL: combine_vec_srem_by_pow2a_neg:
 224 ; SSE:       # %bb.0:
 225 ; SSE-NEXT:    movdqa %xmm0, %xmm1
 226 ; SSE-NEXT:    psrad $31, %xmm1
 227 ; SSE-NEXT:    psrld $30, %xmm1
 228 ; SSE-NEXT:    paddd %xmm0, %xmm1
 229 ; SSE-NEXT:    psrld $2, %xmm1
 230 ; SSE-NEXT:    pxor %xmm2, %xmm2
 231 ; SSE-NEXT:    psubd %xmm1, %xmm2
 232 ; SSE-NEXT:    pslld $2, %xmm2
 233 ; SSE-NEXT:    paddd %xmm2, %xmm0
 234 ; SSE-NEXT:    retq
 235 ;
 236 ; AVX-LABEL: combine_vec_srem_by_pow2a_neg:
 237 ; AVX:       # %bb.0:
 238 ; AVX-NEXT:    vpsrad $31, %xmm0, %xmm1
 239 ; AVX-NEXT:    vpsrld $30, %xmm1, %xmm1
 240 ; AVX-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 241 ; AVX-NEXT:    vpsrld $2, %xmm1, %xmm1
 242 ; AVX-NEXT:    vpxor %xmm2, %xmm2, %xmm2
 243 ; AVX-NEXT:    vpsubd %xmm1, %xmm2, %xmm1
 244 ; AVX-NEXT:    vpslld $2, %xmm1, %xmm1
 245 ; AVX-NEXT:    vpaddd %xmm1, %xmm0, %xmm0
 246 ; AVX-NEXT:    retq
 247   %1 = srem <4 x i32> %x, <i32 -4, i32 -4, i32 -4, i32 -4>
 248   ret <4 x i32> %1
 249 }
 250
 251 define <4 x i32> @combine_vec_srem_by_pow2b(<4 x i32> %x) {
 252 ; SSE-LABEL: combine_vec_srem_by_pow2b:
 253 ; SSE:       # %bb.0:
 254 ; SSE-NEXT:    movdqa %xmm0, %xmm1
 255 ; SSE-NEXT:    psrad $31, %xmm1
 256 ; SSE-NEXT:    movdqa %xmm1, %xmm2
 257 ; SSE-NEXT:    psrld $29, %xmm2
 258 ; SSE-NEXT:    movdqa %xmm1, %xmm3
 259 ; SSE-NEXT:    psrld $31, %xmm3
 260 ; SSE-NEXT:    pblendw {{.*#+}} xmm3 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 261 ; SSE-NEXT:    psrld $30, %xmm1
 262 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1],xmm3[2,3],xmm1[4,5],xmm3[6,7]
 263 ; SSE-NEXT:    paddd %xmm0, %xmm1
 264 ; SSE-NEXT:    movdqa %xmm1, %xmm2
 265 ; SSE-NEXT:    psrad $3, %xmm2
 266 ; SSE-NEXT:    movdqa %xmm1, %xmm3
 267 ; SSE-NEXT:    psrad $1, %xmm3
 268 ; SSE-NEXT:    pblendw {{.*#+}} xmm3 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 269 ; SSE-NEXT:    psrad $2, %xmm1
 270 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1],xmm3[2,3],xmm1[4,5],xmm3[6,7]
 271 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3,4,5,6,7]
 272 ; SSE-NEXT:    pmulld {{.*}}(%rip), %xmm1
 273 ; SSE-NEXT:    psubd %xmm1, %xmm0
 274 ; SSE-NEXT:    retq
 275 ;
 276 ; AVX1-LABEL: combine_vec_srem_by_pow2b:
 277 ; AVX1:       # %bb.0:
 278 ; AVX1-NEXT:    vpsrad $31, %xmm0, %xmm1
 279 ; AVX1-NEXT:    vpsrld $29, %xmm1, %xmm2
 280 ; AVX1-NEXT:    vpsrld $31, %xmm1, %xmm3
 281 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm2 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 282 ; AVX1-NEXT:    vpsrld $30, %xmm1, %xmm1
 283 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3],xmm1[4,5],xmm2[6,7]
 284 ; AVX1-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 285 ; AVX1-NEXT:    vpsrad $3, %xmm1, %xmm2
 286 ; AVX1-NEXT:    vpsrad $1, %xmm1, %xmm3
 287 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm2 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 288 ; AVX1-NEXT:    vpsrad $2, %xmm1, %xmm1
 289 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3],xmm1[4,5],xmm2[6,7]
 290 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm0[0,1],xmm1[2,3,4,5,6,7]
 291 ; AVX1-NEXT:    vpmulld {{.*}}(%rip), %xmm1, %xmm1
 292 ; AVX1-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
 293 ; AVX1-NEXT:    retq
 294 ;
 295 ; AVX2-LABEL: combine_vec_srem_by_pow2b:
 296 ; AVX2:       # %bb.0:
 297 ; AVX2-NEXT:    vpsrad $31, %xmm0, %xmm1
 298 ; AVX2-NEXT:    vpsrlvd {{.*}}(%rip), %xmm1, %xmm1
 299 ; AVX2-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 300 ; AVX2-NEXT:    vmovdqa {{.*#+}} xmm2 = [0,1,2,3]
 301 ; AVX2-NEXT:    vpsravd %xmm2, %xmm1, %xmm1
 302 ; AVX2-NEXT:    vpblendd {{.*#+}} xmm1 = xmm0[0],xmm1[1,2,3]
 303 ; AVX2-NEXT:    vpsllvd %xmm2, %xmm1, %xmm1
 304 ; AVX2-NEXT:    vpsubd %xmm1, %xmm0, %xmm0
 305 ; AVX2-NEXT:    retq
 306   %1 = srem <4 x i32> %x, <i32 1, i32 2, i32 4, i32 8>
 307   ret <4 x i32> %1
 308 }
 309
 310 define <4 x i32> @combine_vec_srem_by_pow2b_neg(<4 x i32> %x) {
 311 ; SSE-LABEL: combine_vec_srem_by_pow2b_neg:
 312 ; SSE:       # %bb.0:
 313 ; SSE-NEXT:    movdqa %xmm0, %xmm1
 314 ; SSE-NEXT:    psrad $31, %xmm1
 315 ; SSE-NEXT:    movdqa %xmm1, %xmm2
 316 ; SSE-NEXT:    psrld $28, %xmm2
 317 ; SSE-NEXT:    movdqa %xmm1, %xmm3
 318 ; SSE-NEXT:    psrld $30, %xmm3
 319 ; SSE-NEXT:    pblendw {{.*#+}} xmm3 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 320 ; SSE-NEXT:    movdqa %xmm1, %xmm2
 321 ; SSE-NEXT:    psrld $29, %xmm2
 322 ; SSE-NEXT:    psrld $31, %xmm1
 323 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1,2,3],xmm2[4,5,6,7]
 324 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1],xmm3[2,3],xmm1[4,5],xmm3[6,7]
 325 ; SSE-NEXT:    paddd %xmm0, %xmm1
 326 ; SSE-NEXT:    movdqa %xmm1, %xmm2
 327 ; SSE-NEXT:    psrad $4, %xmm2
 328 ; SSE-NEXT:    movdqa %xmm1, %xmm3
 329 ; SSE-NEXT:    psrad $2, %xmm3
 330 ; SSE-NEXT:    pblendw {{.*#+}} xmm3 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 331 ; SSE-NEXT:    movdqa %xmm1, %xmm2
 332 ; SSE-NEXT:    psrad $3, %xmm2
 333 ; SSE-NEXT:    psrad $1, %xmm1
 334 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1,2,3],xmm2[4,5,6,7]
 335 ; SSE-NEXT:    pblendw {{.*#+}} xmm1 = xmm1[0,1],xmm3[2,3],xmm1[4,5],xmm3[6,7]
 336 ; SSE-NEXT:    pmulld {{.*}}(%rip), %xmm1
 337 ; SSE-NEXT:    paddd %xmm0, %xmm1
 338 ; SSE-NEXT:    movdqa %xmm1, %xmm0
 339 ; SSE-NEXT:    retq
 340 ;
 341 ; AVX1-LABEL: combine_vec_srem_by_pow2b_neg:
 342 ; AVX1:       # %bb.0:
 343 ; AVX1-NEXT:    vpsrad $31, %xmm0, %xmm1
 344 ; AVX1-NEXT:    vpsrld $28, %xmm1, %xmm2
 345 ; AVX1-NEXT:    vpsrld $30, %xmm1, %xmm3
 346 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm2 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 347 ; AVX1-NEXT:    vpsrld $29, %xmm1, %xmm3
 348 ; AVX1-NEXT:    vpsrld $31, %xmm1, %xmm1
 349 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm1[0,1,2,3],xmm3[4,5,6,7]
 350 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3],xmm1[4,5],xmm2[6,7]
 351 ; AVX1-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 352 ; AVX1-NEXT:    vpsrad $4, %xmm1, %xmm2
 353 ; AVX1-NEXT:    vpsrad $2, %xmm1, %xmm3
 354 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm2 = xmm3[0,1,2,3],xmm2[4,5,6,7]
 355 ; AVX1-NEXT:    vpsrad $3, %xmm1, %xmm3
 356 ; AVX1-NEXT:    vpsrad $1, %xmm1, %xmm1
 357 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm1[0,1,2,3],xmm3[4,5,6,7]
 358 ; AVX1-NEXT:    vpblendw {{.*#+}} xmm1 = xmm1[0,1],xmm2[2,3],xmm1[4,5],xmm2[6,7]
 359 ; AVX1-NEXT:    vpmulld {{.*}}(%rip), %xmm1, %xmm1
 360 ; AVX1-NEXT:    vpaddd %xmm1, %xmm0, %xmm0
 361 ; AVX1-NEXT:    retq
 362 ;
 363 ; AVX2-LABEL: combine_vec_srem_by_pow2b_neg:
 364 ; AVX2:       # %bb.0:
 365 ; AVX2-NEXT:    vpsrad $31, %xmm0, %xmm1
 366 ; AVX2-NEXT:    vpsrlvd {{.*}}(%rip), %xmm1, %xmm1
 367 ; AVX2-NEXT:    vpaddd %xmm1, %xmm0, %xmm1
 368 ; AVX2-NEXT:    vpsravd {{.*}}(%rip), %xmm1, %xmm1
 369 ; AVX2-NEXT:    vpmulld {{.*}}(%rip), %xmm1, %xmm1
 370 ; AVX2-NEXT:    vpaddd %xmm1, %xmm0, %xmm0
 371 ; AVX2-NEXT:    retq
 372   %1 = srem <4 x i32> %x, <i32 -2, i32 -4, i32 -8, i32 -16>
 373   ret <4 x i32> %1
 374 }
 375
 376 ; OSS-Fuzz #6883
 377 ; https://bugs.chromium.org/p/oss-fuzz/issues/detail?id=6883
 378 define i32 @ossfuzz6883() {
 379 ; CHECK-LABEL: ossfuzz6883:
 380 ; CHECK:       # %bb.0:
 381 ; CHECK-NEXT:    movl (%rax), %ecx
 382 ; CHECK-NEXT:    movl $2147483647, %eax # imm = 0x7FFFFFFF
 383 ; CHECK-NEXT:    xorl %edx, %edx
 384 ; CHECK-NEXT:    idivl %ecx
 385 ; CHECK-NEXT:    movl %eax, %esi
 386 ; CHECK-NEXT:    movl $2147483647, %eax # imm = 0x7FFFFFFF
 387 ; CHECK-NEXT:    xorl %edx, %edx
 388 ; CHECK-NEXT:    divl %ecx
 389 ; CHECK-NEXT:    movl %eax, %edi
 390 ; CHECK-NEXT:    movl %esi, %eax
 391 ; CHECK-NEXT:    cltd
 392 ; CHECK-NEXT:    idivl %edi
 393 ; CHECK-NEXT:    movl %edx, %esi
 394 ; CHECK-NEXT:    movl %ecx, %eax
 395 ; CHECK-NEXT:    cltd
 396 ; CHECK-NEXT:    idivl %esi
 397 ; CHECK-NEXT:    movl %edx, %edi
 398 ; CHECK-NEXT:    movl %ecx, %eax
 399 ; CHECK-NEXT:    xorl %edx, %edx
 400 ; CHECK-NEXT:    divl %esi
 401 ; CHECK-NEXT:    andl %edi, %eax
 402 ; CHECK-NEXT:    retq
 403   %B17 = or i32 0, 2147483647
 404   %L6 = load i32, i32* undef
 405   %B11 = sdiv i32 %B17, %L6
 406   %B13 = udiv i32 %B17, %L6
 407   %B14 = srem i32 %B11, %B13
 408   %B16 = srem i32 %L6, %B14
 409   %B10 = udiv i32 %L6, %B14
 410   %B6 = and i32 %B16, %B10
 411   ret i32 %B6
 412 }
 413
 414 define i1 @bool_srem(i1 %x, i1 %y) {
 415 ; CHECK-LABEL: bool_srem:
 416 ; CHECK:       # %bb.0:
 417 ; CHECK-NEXT:    xorl %eax, %eax
 418 ; CHECK-NEXT:    retq
 419   %r = srem i1 %x, %y
 420   ret i1 %r
 421 }
 422 define <4 x i1> @boolvec_srem(<4 x i1> %x, <4 x i1> %y) {
 423 ; SSE-LABEL: boolvec_srem:
 424 ; SSE:       # %bb.0:
 425 ; SSE-NEXT:    xorps %xmm0, %xmm0
 426 ; SSE-NEXT:    retq
 427 ;
 428 ; AVX-LABEL: boolvec_srem:
 429 ; AVX:       # %bb.0:
 430 ; AVX-NEXT:    vxorps %xmm0, %xmm0, %xmm0
 431 ; AVX-NEXT:    retq
 432   %r = srem <4 x i1> %x, %y
 433   ret <4 x i1> %r
 434 }