test/CodeGen/X86/load-scalar-as-vector.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+sse2       | FileCheck %s --check-prefixes=SSE,SSE2
   3 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+sse4.2     | FileCheck %s --check-prefixes=SSE,SSE4
   4 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx        | FileCheck %s --check-prefixes=AVX,AVX1
   5 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx2       | FileCheck %s --check-prefixes=AVX,AVX2
   6 ; RUN: llc < %s -mtriple=x86_64-- -mattr=+avx512dq,+avx512bw | FileCheck %s --check-prefixes=AVX,AVX512
   7
   8 define <4 x i32> @add_op1_constant(i32* %p) nounwind {
   9 ; SSE-LABEL: add_op1_constant:
  10 ; SSE:       # %bb.0:
  11 ; SSE-NEXT:    movl (%rdi), %eax
  12 ; SSE-NEXT:    addl $42, %eax
  13 ; SSE-NEXT:    movd %eax, %xmm0
  14 ; SSE-NEXT:    retq
  15 ;
  16 ; AVX-LABEL: add_op1_constant:
  17 ; AVX:       # %bb.0:
  18 ; AVX-NEXT:    movl (%rdi), %eax
  19 ; AVX-NEXT:    addl $42, %eax
  20 ; AVX-NEXT:    vmovd %eax, %xmm0
  21 ; AVX-NEXT:    retq
  22   %x = load i32, i32* %p
  23   %b = add i32 %x, 42
  24   %r = insertelement <4 x i32> undef, i32 %b, i32 0
  25   ret <4 x i32> %r
  26 }
  27
  28 ; Code and data size may increase by using more vector ops, so the transform is disabled here.
  29
  30 define <4 x i32> @add_op1_constant_optsize(i32* %p) nounwind optsize {
  31 ; SSE-LABEL: add_op1_constant_optsize:
  32 ; SSE:       # %bb.0:
  33 ; SSE-NEXT:    movl (%rdi), %eax
  34 ; SSE-NEXT:    addl $42, %eax
  35 ; SSE-NEXT:    movd %eax, %xmm0
  36 ; SSE-NEXT:    retq
  37 ;
  38 ; AVX-LABEL: add_op1_constant_optsize:
  39 ; AVX:       # %bb.0:
  40 ; AVX-NEXT:    movl (%rdi), %eax
  41 ; AVX-NEXT:    addl $42, %eax
  42 ; AVX-NEXT:    vmovd %eax, %xmm0
  43 ; AVX-NEXT:    retq
  44   %x = load i32, i32* %p
  45   %b = add i32 %x, 42
  46   %r = insertelement <4 x i32> undef, i32 %b, i32 0
  47   ret <4 x i32> %r
  48 }
  49
  50 define <8 x i16> @add_op0_constant(i16* %p) nounwind {
  51 ; SSE-LABEL: add_op0_constant:
  52 ; SSE:       # %bb.0:
  53 ; SSE-NEXT:    movzwl (%rdi), %eax
  54 ; SSE-NEXT:    addl $42, %eax
  55 ; SSE-NEXT:    movd %eax, %xmm0
  56 ; SSE-NEXT:    retq
  57 ;
  58 ; AVX-LABEL: add_op0_constant:
  59 ; AVX:       # %bb.0:
  60 ; AVX-NEXT:    movzwl (%rdi), %eax
  61 ; AVX-NEXT:    addl $42, %eax
  62 ; AVX-NEXT:    vmovd %eax, %xmm0
  63 ; AVX-NEXT:    retq
  64   %x = load i16, i16* %p
  65   %b = add i16 42, %x
  66   %r = insertelement <8 x i16> undef, i16 %b, i32 0
  67   ret <8 x i16> %r
  68 }
  69
  70 define <2 x i64> @sub_op0_constant(i64* %p) nounwind {
  71 ; SSE-LABEL: sub_op0_constant:
  72 ; SSE:       # %bb.0:
  73 ; SSE-NEXT:    movl $42, %eax
  74 ; SSE-NEXT:    subq (%rdi), %rax
  75 ; SSE-NEXT:    movq %rax, %xmm0
  76 ; SSE-NEXT:    retq
  77 ;
  78 ; AVX-LABEL: sub_op0_constant:
  79 ; AVX:       # %bb.0:
  80 ; AVX-NEXT:    movl $42, %eax
  81 ; AVX-NEXT:    subq (%rdi), %rax
  82 ; AVX-NEXT:    vmovq %rax, %xmm0
  83 ; AVX-NEXT:    retq
  84   %x = load i64, i64* %p
  85   %b = sub i64 42, %x
  86   %r = insertelement <2 x i64> undef, i64 %b, i32 0
  87   ret <2 x i64> %r
  88 }
  89
  90 define <16 x i8> @sub_op1_constant(i8* %p) nounwind {
  91 ; SSE-LABEL: sub_op1_constant:
  92 ; SSE:       # %bb.0:
  93 ; SSE-NEXT:    movb (%rdi), %al
  94 ; SSE-NEXT:    addb $-42, %al
  95 ; SSE-NEXT:    movzbl %al, %eax
  96 ; SSE-NEXT:    movd %eax, %xmm0
  97 ; SSE-NEXT:    retq
  98 ;
  99 ; AVX-LABEL: sub_op1_constant:
 100 ; AVX:       # %bb.0:
 101 ; AVX-NEXT:    movb (%rdi), %al
 102 ; AVX-NEXT:    addb $-42, %al
 103 ; AVX-NEXT:    movzbl %al, %eax
 104 ; AVX-NEXT:    vmovd %eax, %xmm0
 105 ; AVX-NEXT:    retq
 106   %x = load i8, i8* %p
 107   %b = sub i8 %x, 42
 108   %r = insertelement <16 x i8> undef, i8 %b, i32 0
 109   ret <16 x i8> %r
 110 }
 111
 112 define <4 x i32> @mul_op1_constant(i32* %p) nounwind {
 113 ; SSE-LABEL: mul_op1_constant:
 114 ; SSE:       # %bb.0:
 115 ; SSE-NEXT:    imull $42, (%rdi), %eax
 116 ; SSE-NEXT:    movd %eax, %xmm0
 117 ; SSE-NEXT:    retq
 118 ;
 119 ; AVX-LABEL: mul_op1_constant:
 120 ; AVX:       # %bb.0:
 121 ; AVX-NEXT:    imull $42, (%rdi), %eax
 122 ; AVX-NEXT:    vmovd %eax, %xmm0
 123 ; AVX-NEXT:    retq
 124   %x = load i32, i32* %p
 125   %b = mul i32 %x, 42
 126   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 127   ret <4 x i32> %r
 128 }
 129
 130 define <8 x i16> @mul_op0_constant(i16* %p) nounwind {
 131 ; SSE-LABEL: mul_op0_constant:
 132 ; SSE:       # %bb.0:
 133 ; SSE-NEXT:    movzwl (%rdi), %eax
 134 ; SSE-NEXT:    imull $42, %eax, %eax
 135 ; SSE-NEXT:    movd %eax, %xmm0
 136 ; SSE-NEXT:    retq
 137 ;
 138 ; AVX-LABEL: mul_op0_constant:
 139 ; AVX:       # %bb.0:
 140 ; AVX-NEXT:    movzwl (%rdi), %eax
 141 ; AVX-NEXT:    imull $42, %eax, %eax
 142 ; AVX-NEXT:    vmovd %eax, %xmm0
 143 ; AVX-NEXT:    retq
 144   %x = load i16, i16* %p
 145   %b = mul i16 42, %x
 146   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 147   ret <8 x i16> %r
 148 }
 149
 150 define <4 x i32> @and_op1_constant(i32* %p) nounwind {
 151 ; SSE-LABEL: and_op1_constant:
 152 ; SSE:       # %bb.0:
 153 ; SSE-NEXT:    movl (%rdi), %eax
 154 ; SSE-NEXT:    andl $42, %eax
 155 ; SSE-NEXT:    movd %eax, %xmm0
 156 ; SSE-NEXT:    retq
 157 ;
 158 ; AVX-LABEL: and_op1_constant:
 159 ; AVX:       # %bb.0:
 160 ; AVX-NEXT:    movl (%rdi), %eax
 161 ; AVX-NEXT:    andl $42, %eax
 162 ; AVX-NEXT:    vmovd %eax, %xmm0
 163 ; AVX-NEXT:    retq
 164   %x = load i32, i32* %p
 165   %b = and i32 %x, 42
 166   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 167   ret <4 x i32> %r
 168 }
 169
 170 define <2 x i64> @or_op1_constant(i64* %p) nounwind {
 171 ; SSE-LABEL: or_op1_constant:
 172 ; SSE:       # %bb.0:
 173 ; SSE-NEXT:    movq (%rdi), %rax
 174 ; SSE-NEXT:    orq $42, %rax
 175 ; SSE-NEXT:    movq %rax, %xmm0
 176 ; SSE-NEXT:    retq
 177 ;
 178 ; AVX-LABEL: or_op1_constant:
 179 ; AVX:       # %bb.0:
 180 ; AVX-NEXT:    movq (%rdi), %rax
 181 ; AVX-NEXT:    orq $42, %rax
 182 ; AVX-NEXT:    vmovq %rax, %xmm0
 183 ; AVX-NEXT:    retq
 184   %x = load i64, i64* %p
 185   %b = or i64 %x, 42
 186   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 187   ret <2 x i64> %r
 188 }
 189
 190 define <8 x i16> @xor_op1_constant(i16* %p) nounwind {
 191 ; SSE-LABEL: xor_op1_constant:
 192 ; SSE:       # %bb.0:
 193 ; SSE-NEXT:    movzwl (%rdi), %eax
 194 ; SSE-NEXT:    xorl $42, %eax
 195 ; SSE-NEXT:    movd %eax, %xmm0
 196 ; SSE-NEXT:    retq
 197 ;
 198 ; AVX-LABEL: xor_op1_constant:
 199 ; AVX:       # %bb.0:
 200 ; AVX-NEXT:    movzwl (%rdi), %eax
 201 ; AVX-NEXT:    xorl $42, %eax
 202 ; AVX-NEXT:    vmovd %eax, %xmm0
 203 ; AVX-NEXT:    retq
 204   %x = load i16, i16* %p
 205   %b = xor i16 %x, 42
 206   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 207   ret <8 x i16> %r
 208 }
 209
 210 define <4 x i32> @shl_op0_constant(i32* %p) nounwind {
 211 ; SSE-LABEL: shl_op0_constant:
 212 ; SSE:       # %bb.0:
 213 ; SSE-NEXT:    movb (%rdi), %cl
 214 ; SSE-NEXT:    movl $42, %eax
 215 ; SSE-NEXT:    shll %cl, %eax
 216 ; SSE-NEXT:    movd %eax, %xmm0
 217 ; SSE-NEXT:    retq
 218 ;
 219 ; AVX-LABEL: shl_op0_constant:
 220 ; AVX:       # %bb.0:
 221 ; AVX-NEXT:    movb (%rdi), %cl
 222 ; AVX-NEXT:    movl $42, %eax
 223 ; AVX-NEXT:    shll %cl, %eax
 224 ; AVX-NEXT:    vmovd %eax, %xmm0
 225 ; AVX-NEXT:    retq
 226   %x = load i32, i32* %p
 227   %b = shl i32 42, %x
 228   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 229   ret <4 x i32> %r
 230 }
 231
 232 define <16 x i8> @shl_op1_constant(i8* %p) nounwind {
 233 ; SSE-LABEL: shl_op1_constant:
 234 ; SSE:       # %bb.0:
 235 ; SSE-NEXT:    movb (%rdi), %al
 236 ; SSE-NEXT:    shlb $5, %al
 237 ; SSE-NEXT:    movzbl %al, %eax
 238 ; SSE-NEXT:    movd %eax, %xmm0
 239 ; SSE-NEXT:    retq
 240 ;
 241 ; AVX-LABEL: shl_op1_constant:
 242 ; AVX:       # %bb.0:
 243 ; AVX-NEXT:    movb (%rdi), %al
 244 ; AVX-NEXT:    shlb $5, %al
 245 ; AVX-NEXT:    movzbl %al, %eax
 246 ; AVX-NEXT:    vmovd %eax, %xmm0
 247 ; AVX-NEXT:    retq
 248   %x = load i8, i8* %p
 249   %b = shl i8 %x, 5
 250   %r = insertelement <16 x i8> undef, i8 %b, i32 0
 251   ret <16 x i8> %r
 252 }
 253
 254 define <2 x i64> @lshr_op0_constant(i64* %p) nounwind {
 255 ; SSE-LABEL: lshr_op0_constant:
 256 ; SSE:       # %bb.0:
 257 ; SSE-NEXT:    movb (%rdi), %cl
 258 ; SSE-NEXT:    movl $42, %eax
 259 ; SSE-NEXT:    shrq %cl, %rax
 260 ; SSE-NEXT:    movq %rax, %xmm0
 261 ; SSE-NEXT:    retq
 262 ;
 263 ; AVX-LABEL: lshr_op0_constant:
 264 ; AVX:       # %bb.0:
 265 ; AVX-NEXT:    movb (%rdi), %cl
 266 ; AVX-NEXT:    movl $42, %eax
 267 ; AVX-NEXT:    shrq %cl, %rax
 268 ; AVX-NEXT:    vmovq %rax, %xmm0
 269 ; AVX-NEXT:    retq
 270   %x = load i64, i64* %p
 271   %b = lshr i64 42, %x
 272   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 273   ret <2 x i64> %r
 274 }
 275
 276 define <4 x i32> @lshr_op1_constant(i32* %p) nounwind {
 277 ; SSE-LABEL: lshr_op1_constant:
 278 ; SSE:       # %bb.0:
 279 ; SSE-NEXT:    movl (%rdi), %eax
 280 ; SSE-NEXT:    shrl $17, %eax
 281 ; SSE-NEXT:    movd %eax, %xmm0
 282 ; SSE-NEXT:    retq
 283 ;
 284 ; AVX-LABEL: lshr_op1_constant:
 285 ; AVX:       # %bb.0:
 286 ; AVX-NEXT:    movl (%rdi), %eax
 287 ; AVX-NEXT:    shrl $17, %eax
 288 ; AVX-NEXT:    vmovd %eax, %xmm0
 289 ; AVX-NEXT:    retq
 290   %x = load i32, i32* %p
 291   %b = lshr i32 %x, 17
 292   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 293   ret <4 x i32> %r
 294 }
 295
 296 define <8 x i16> @ashr_op0_constant(i16* %p) nounwind {
 297 ; SSE-LABEL: ashr_op0_constant:
 298 ; SSE:       # %bb.0:
 299 ; SSE-NEXT:    movb (%rdi), %cl
 300 ; SSE-NEXT:    movw $-42, %ax
 301 ; SSE-NEXT:    sarw %cl, %ax
 302 ; SSE-NEXT:    movd %eax, %xmm0
 303 ; SSE-NEXT:    retq
 304 ;
 305 ; AVX-LABEL: ashr_op0_constant:
 306 ; AVX:       # %bb.0:
 307 ; AVX-NEXT:    movb (%rdi), %cl
 308 ; AVX-NEXT:    movw $-42, %ax
 309 ; AVX-NEXT:    sarw %cl, %ax
 310 ; AVX-NEXT:    vmovd %eax, %xmm0
 311 ; AVX-NEXT:    retq
 312   %x = load i16, i16* %p
 313   %b = ashr i16 -42, %x
 314   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 315   ret <8 x i16> %r
 316 }
 317
 318 define <8 x i16> @ashr_op1_constant(i16* %p) nounwind {
 319 ; SSE-LABEL: ashr_op1_constant:
 320 ; SSE:       # %bb.0:
 321 ; SSE-NEXT:    movzwl (%rdi), %eax
 322 ; SSE-NEXT:    sarw $7, %ax
 323 ; SSE-NEXT:    movd %eax, %xmm0
 324 ; SSE-NEXT:    retq
 325 ;
 326 ; AVX-LABEL: ashr_op1_constant:
 327 ; AVX:       # %bb.0:
 328 ; AVX-NEXT:    movzwl (%rdi), %eax
 329 ; AVX-NEXT:    sarw $7, %ax
 330 ; AVX-NEXT:    vmovd %eax, %xmm0
 331 ; AVX-NEXT:    retq
 332   %x = load i16, i16* %p
 333   %b = ashr i16 %x, 7
 334   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 335   ret <8 x i16> %r
 336 }
 337
 338 define <4 x i32> @sdiv_op0_constant(i32* %p) nounwind {
 339 ; SSE-LABEL: sdiv_op0_constant:
 340 ; SSE:       # %bb.0:
 341 ; SSE-NEXT:    movl $42, %eax
 342 ; SSE-NEXT:    xorl %edx, %edx
 343 ; SSE-NEXT:    idivl (%rdi)
 344 ; SSE-NEXT:    movd %eax, %xmm0
 345 ; SSE-NEXT:    retq
 346 ;
 347 ; AVX-LABEL: sdiv_op0_constant:
 348 ; AVX:       # %bb.0:
 349 ; AVX-NEXT:    movl $42, %eax
 350 ; AVX-NEXT:    xorl %edx, %edx
 351 ; AVX-NEXT:    idivl (%rdi)
 352 ; AVX-NEXT:    vmovd %eax, %xmm0
 353 ; AVX-NEXT:    retq
 354   %x = load i32, i32* %p
 355   %b = sdiv i32 42, %x
 356   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 357   ret <4 x i32> %r
 358 }
 359
 360 define <8 x i16> @sdiv_op1_constant(i16* %p) nounwind {
 361 ; SSE-LABEL: sdiv_op1_constant:
 362 ; SSE:       # %bb.0:
 363 ; SSE-NEXT:    movswl (%rdi), %eax
 364 ; SSE-NEXT:    imull $-15603, %eax, %ecx # imm = 0xC30D
 365 ; SSE-NEXT:    shrl $16, %ecx
 366 ; SSE-NEXT:    addl %eax, %ecx
 367 ; SSE-NEXT:    movzwl %cx, %eax
 368 ; SSE-NEXT:    sarw $5, %cx
 369 ; SSE-NEXT:    shrl $15, %eax
 370 ; SSE-NEXT:    addl %ecx, %eax
 371 ; SSE-NEXT:    movd %eax, %xmm0
 372 ; SSE-NEXT:    retq
 373 ;
 374 ; AVX-LABEL: sdiv_op1_constant:
 375 ; AVX:       # %bb.0:
 376 ; AVX-NEXT:    movswl (%rdi), %eax
 377 ; AVX-NEXT:    imull $-15603, %eax, %ecx # imm = 0xC30D
 378 ; AVX-NEXT:    shrl $16, %ecx
 379 ; AVX-NEXT:    addl %eax, %ecx
 380 ; AVX-NEXT:    movzwl %cx, %eax
 381 ; AVX-NEXT:    sarw $5, %cx
 382 ; AVX-NEXT:    shrl $15, %eax
 383 ; AVX-NEXT:    addl %ecx, %eax
 384 ; AVX-NEXT:    vmovd %eax, %xmm0
 385 ; AVX-NEXT:    retq
 386   %x = load i16, i16* %p
 387   %b = sdiv i16 %x, 42
 388   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 389   ret <8 x i16> %r
 390 }
 391
 392 define <8 x i16> @srem_op0_constant(i16* %p) nounwind {
 393 ; SSE-LABEL: srem_op0_constant:
 394 ; SSE:       # %bb.0:
 395 ; SSE-NEXT:    movw $42, %ax
 396 ; SSE-NEXT:    xorl %edx, %edx
 397 ; SSE-NEXT:    idivw (%rdi)
 398 ; SSE-NEXT:    # kill: def $dx killed $dx def $edx
 399 ; SSE-NEXT:    movd %edx, %xmm0
 400 ; SSE-NEXT:    retq
 401 ;
 402 ; AVX-LABEL: srem_op0_constant:
 403 ; AVX:       # %bb.0:
 404 ; AVX-NEXT:    movw $42, %ax
 405 ; AVX-NEXT:    xorl %edx, %edx
 406 ; AVX-NEXT:    idivw (%rdi)
 407 ; AVX-NEXT:    # kill: def $dx killed $dx def $edx
 408 ; AVX-NEXT:    vmovd %edx, %xmm0
 409 ; AVX-NEXT:    retq
 410   %x = load i16, i16* %p
 411   %b = srem i16 42, %x
 412   %r = insertelement <8 x i16> undef, i16 %b, i32 0
 413   ret <8 x i16> %r
 414 }
 415
 416 define <4 x i32> @srem_op1_constant(i32* %p) nounwind {
 417 ; SSE-LABEL: srem_op1_constant:
 418 ; SSE:       # %bb.0:
 419 ; SSE-NEXT:    movslq (%rdi), %rax
 420 ; SSE-NEXT:    imulq $818089009, %rax, %rcx # imm = 0x30C30C31
 421 ; SSE-NEXT:    movq %rcx, %rdx
 422 ; SSE-NEXT:    shrq $63, %rdx
 423 ; SSE-NEXT:    sarq $35, %rcx
 424 ; SSE-NEXT:    addl %edx, %ecx
 425 ; SSE-NEXT:    imull $42, %ecx, %ecx
 426 ; SSE-NEXT:    subl %ecx, %eax
 427 ; SSE-NEXT:    movd %eax, %xmm0
 428 ; SSE-NEXT:    retq
 429 ;
 430 ; AVX-LABEL: srem_op1_constant:
 431 ; AVX:       # %bb.0:
 432 ; AVX-NEXT:    movslq (%rdi), %rax
 433 ; AVX-NEXT:    imulq $818089009, %rax, %rcx # imm = 0x30C30C31
 434 ; AVX-NEXT:    movq %rcx, %rdx
 435 ; AVX-NEXT:    shrq $63, %rdx
 436 ; AVX-NEXT:    sarq $35, %rcx
 437 ; AVX-NEXT:    addl %edx, %ecx
 438 ; AVX-NEXT:    imull $42, %ecx, %ecx
 439 ; AVX-NEXT:    subl %ecx, %eax
 440 ; AVX-NEXT:    vmovd %eax, %xmm0
 441 ; AVX-NEXT:    retq
 442   %x = load i32, i32* %p
 443   %b = srem i32 %x, 42
 444   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 445   ret <4 x i32> %r
 446 }
 447
 448 define <4 x i32> @udiv_op0_constant(i32* %p) nounwind {
 449 ; SSE-LABEL: udiv_op0_constant:
 450 ; SSE:       # %bb.0:
 451 ; SSE-NEXT:    movl $42, %eax
 452 ; SSE-NEXT:    xorl %edx, %edx
 453 ; SSE-NEXT:    divl (%rdi)
 454 ; SSE-NEXT:    movd %eax, %xmm0
 455 ; SSE-NEXT:    retq
 456 ;
 457 ; AVX-LABEL: udiv_op0_constant:
 458 ; AVX:       # %bb.0:
 459 ; AVX-NEXT:    movl $42, %eax
 460 ; AVX-NEXT:    xorl %edx, %edx
 461 ; AVX-NEXT:    divl (%rdi)
 462 ; AVX-NEXT:    vmovd %eax, %xmm0
 463 ; AVX-NEXT:    retq
 464   %x = load i32, i32* %p
 465   %b = udiv i32 42, %x
 466   %r = insertelement <4 x i32> undef, i32 %b, i32 0
 467   ret <4 x i32> %r
 468 }
 469
 470 define <2 x i64> @udiv_op1_constant(i64* %p) nounwind {
 471 ; SSE-LABEL: udiv_op1_constant:
 472 ; SSE:       # %bb.0:
 473 ; SSE-NEXT:    movq (%rdi), %rax
 474 ; SSE-NEXT:    shrq %rax
 475 ; SSE-NEXT:    movabsq $-4392081922311798003, %rcx # imm = 0xC30C30C30C30C30D
 476 ; SSE-NEXT:    mulq %rcx
 477 ; SSE-NEXT:    shrq $4, %rdx
 478 ; SSE-NEXT:    movq %rdx, %xmm0
 479 ; SSE-NEXT:    retq
 480 ;
 481 ; AVX-LABEL: udiv_op1_constant:
 482 ; AVX:       # %bb.0:
 483 ; AVX-NEXT:    movq (%rdi), %rax
 484 ; AVX-NEXT:    shrq %rax
 485 ; AVX-NEXT:    movabsq $-4392081922311798003, %rcx # imm = 0xC30C30C30C30C30D
 486 ; AVX-NEXT:    mulq %rcx
 487 ; AVX-NEXT:    shrq $4, %rdx
 488 ; AVX-NEXT:    vmovq %rdx, %xmm0
 489 ; AVX-NEXT:    retq
 490   %x = load i64, i64* %p
 491   %b = udiv i64 %x, 42
 492   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 493   ret <2 x i64> %r
 494 }
 495
 496 define <2 x i64> @urem_op0_constant(i64* %p) nounwind {
 497 ; SSE-LABEL: urem_op0_constant:
 498 ; SSE:       # %bb.0:
 499 ; SSE-NEXT:    movl $42, %eax
 500 ; SSE-NEXT:    xorl %edx, %edx
 501 ; SSE-NEXT:    divq (%rdi)
 502 ; SSE-NEXT:    movq %rdx, %xmm0
 503 ; SSE-NEXT:    retq
 504 ;
 505 ; AVX-LABEL: urem_op0_constant:
 506 ; AVX:       # %bb.0:
 507 ; AVX-NEXT:    movl $42, %eax
 508 ; AVX-NEXT:    xorl %edx, %edx
 509 ; AVX-NEXT:    divq (%rdi)
 510 ; AVX-NEXT:    vmovq %rdx, %xmm0
 511 ; AVX-NEXT:    retq
 512   %x = load i64, i64* %p
 513   %b = urem i64 42, %x
 514   %r = insertelement <2 x i64> undef, i64 %b, i32 0
 515   ret <2 x i64> %r
 516 }
 517
 518 define <16 x i8> @urem_op1_constant(i8* %p) nounwind {
 519 ; SSE-LABEL: urem_op1_constant:
 520 ; SSE:       # %bb.0:
 521 ; SSE-NEXT:    movb (%rdi), %al
 522 ; SSE-NEXT:    movl %eax, %ecx
 523 ; SSE-NEXT:    shrb %cl
 524 ; SSE-NEXT:    movzbl %cl, %ecx
 525 ; SSE-NEXT:    imull $49, %ecx, %ecx
 526 ; SSE-NEXT:    shrl $10, %ecx
 527 ; SSE-NEXT:    imull $42, %ecx, %ecx
 528 ; SSE-NEXT:    subb %cl, %al
 529 ; SSE-NEXT:    movzbl %al, %eax
 530 ; SSE-NEXT:    movd %eax, %xmm0
 531 ; SSE-NEXT:    retq
 532 ;
 533 ; AVX-LABEL: urem_op1_constant:
 534 ; AVX:       # %bb.0:
 535 ; AVX-NEXT:    movb (%rdi), %al
 536 ; AVX-NEXT:    movl %eax, %ecx
 537 ; AVX-NEXT:    shrb %cl
 538 ; AVX-NEXT:    movzbl %cl, %ecx
 539 ; AVX-NEXT:    imull $49, %ecx, %ecx
 540 ; AVX-NEXT:    shrl $10, %ecx
 541 ; AVX-NEXT:    imull $42, %ecx, %ecx
 542 ; AVX-NEXT:    subb %cl, %al
 543 ; AVX-NEXT:    movzbl %al, %eax
 544 ; AVX-NEXT:    vmovd %eax, %xmm0
 545 ; AVX-NEXT:    retq
 546   %x = load i8, i8* %p
 547   %b = urem i8 %x, 42
 548   %r = insertelement <16 x i8> undef, i8 %b, i32 0
 549   ret <16 x i8> %r
 550 }
 551
 552 define <4 x float> @fadd_op1_constant(float* %p) nounwind {
 553 ; SSE-LABEL: fadd_op1_constant:
 554 ; SSE:       # %bb.0:
 555 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 556 ; SSE-NEXT:    addss {{.*}}(%rip), %xmm0
 557 ; SSE-NEXT:    retq
 558 ;
 559 ; AVX-LABEL: fadd_op1_constant:
 560 ; AVX:       # %bb.0:
 561 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 562 ; AVX-NEXT:    vaddss {{.*}}(%rip), %xmm0, %xmm0
 563 ; AVX-NEXT:    retq
 564   %x = load float, float* %p
 565   %b = fadd float %x, 42.0
 566   %r = insertelement <4 x float> undef, float %b, i32 0
 567   ret <4 x float> %r
 568 }
 569
 570 define <2 x double> @fsub_op1_constant(double* %p) nounwind {
 571 ; SSE-LABEL: fsub_op1_constant:
 572 ; SSE:       # %bb.0:
 573 ; SSE-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
 574 ; SSE-NEXT:    addsd {{.*}}(%rip), %xmm0
 575 ; SSE-NEXT:    retq
 576 ;
 577 ; AVX-LABEL: fsub_op1_constant:
 578 ; AVX:       # %bb.0:
 579 ; AVX-NEXT:    vmovsd {{.*#+}} xmm0 = mem[0],zero
 580 ; AVX-NEXT:    vaddsd {{.*}}(%rip), %xmm0, %xmm0
 581 ; AVX-NEXT:    retq
 582   %x = load double, double* %p
 583   %b = fsub double %x, 42.0
 584   %r = insertelement <2 x double> undef, double %b, i32 0
 585   ret <2 x double> %r
 586 }
 587
 588 define <4 x float> @fsub_op0_constant(float* %p) nounwind {
 589 ; SSE-LABEL: fsub_op0_constant:
 590 ; SSE:       # %bb.0:
 591 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 592 ; SSE-NEXT:    subss (%rdi), %xmm0
 593 ; SSE-NEXT:    retq
 594 ;
 595 ; AVX-LABEL: fsub_op0_constant:
 596 ; AVX:       # %bb.0:
 597 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 598 ; AVX-NEXT:    vsubss (%rdi), %xmm0, %xmm0
 599 ; AVX-NEXT:    retq
 600   %x = load float, float* %p
 601   %b = fsub float 42.0, %x
 602   %r = insertelement <4 x float> undef, float %b, i32 0
 603   ret <4 x float> %r
 604 }
 605
 606 define <4 x float> @fmul_op1_constant(float* %p) nounwind {
 607 ; SSE-LABEL: fmul_op1_constant:
 608 ; SSE:       # %bb.0:
 609 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 610 ; SSE-NEXT:    mulss {{.*}}(%rip), %xmm0
 611 ; SSE-NEXT:    retq
 612 ;
 613 ; AVX-LABEL: fmul_op1_constant:
 614 ; AVX:       # %bb.0:
 615 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 616 ; AVX-NEXT:    vmulss {{.*}}(%rip), %xmm0, %xmm0
 617 ; AVX-NEXT:    retq
 618   %x = load float, float* %p
 619   %b = fmul float %x, 42.0
 620   %r = insertelement <4 x float> undef, float %b, i32 0
 621   ret <4 x float> %r
 622 }
 623
 624 define <2 x double> @fdiv_op1_constant(double* %p) nounwind {
 625 ; SSE-LABEL: fdiv_op1_constant:
 626 ; SSE:       # %bb.0:
 627 ; SSE-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
 628 ; SSE-NEXT:    divsd {{.*}}(%rip), %xmm0
 629 ; SSE-NEXT:    retq
 630 ;
 631 ; AVX-LABEL: fdiv_op1_constant:
 632 ; AVX:       # %bb.0:
 633 ; AVX-NEXT:    vmovsd {{.*#+}} xmm0 = mem[0],zero
 634 ; AVX-NEXT:    vdivsd {{.*}}(%rip), %xmm0, %xmm0
 635 ; AVX-NEXT:    retq
 636   %x = load double, double* %p
 637   %b = fdiv double %x, 42.0
 638   %r = insertelement <2 x double> undef, double %b, i32 0
 639   ret <2 x double> %r
 640 }
 641
 642 define <4 x float> @fdiv_op0_constant(float* %p) nounwind {
 643 ; SSE-LABEL: fdiv_op0_constant:
 644 ; SSE:       # %bb.0:
 645 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 646 ; SSE-NEXT:    divss (%rdi), %xmm0
 647 ; SSE-NEXT:    retq
 648 ;
 649 ; AVX-LABEL: fdiv_op0_constant:
 650 ; AVX:       # %bb.0:
 651 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 652 ; AVX-NEXT:    vdivss (%rdi), %xmm0, %xmm0
 653 ; AVX-NEXT:    retq
 654   %x = load float, float* %p
 655   %b = fdiv float 42.0, %x
 656   %r = insertelement <4 x float> undef, float %b, i32 0
 657   ret <4 x float> %r
 658 }
 659
 660 define <4 x float> @frem_op1_constant(float* %p) nounwind {
 661 ; SSE-LABEL: frem_op1_constant:
 662 ; SSE:       # %bb.0:
 663 ; SSE-NEXT:    pushq %rax
 664 ; SSE-NEXT:    movss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 665 ; SSE-NEXT:    movss {{.*#+}} xmm1 = mem[0],zero,zero,zero
 666 ; SSE-NEXT:    callq fmodf
 667 ; SSE-NEXT:    popq %rax
 668 ; SSE-NEXT:    retq
 669 ;
 670 ; AVX-LABEL: frem_op1_constant:
 671 ; AVX:       # %bb.0:
 672 ; AVX-NEXT:    pushq %rax
 673 ; AVX-NEXT:    vmovss {{.*#+}} xmm0 = mem[0],zero,zero,zero
 674 ; AVX-NEXT:    vmovss {{.*#+}} xmm1 = mem[0],zero,zero,zero
 675 ; AVX-NEXT:    callq fmodf
 676 ; AVX-NEXT:    popq %rax
 677 ; AVX-NEXT:    retq
 678   %x = load float, float* %p
 679   %b = frem float %x, 42.0
 680   %r = insertelement <4 x float> undef, float %b, i32 0
 681   ret <4 x float> %r
 682 }
 683
 684 define <2 x double> @frem_op0_constant(double* %p) nounwind {
 685 ; SSE-LABEL: frem_op0_constant:
 686 ; SSE:       # %bb.0:
 687 ; SSE-NEXT:    pushq %rax
 688 ; SSE-NEXT:    movsd {{.*#+}} xmm1 = mem[0],zero
 689 ; SSE-NEXT:    movsd {{.*#+}} xmm0 = mem[0],zero
 690 ; SSE-NEXT:    callq fmod
 691 ; SSE-NEXT:    popq %rax
 692 ; SSE-NEXT:    retq
 693 ;
 694 ; AVX-LABEL: frem_op0_constant:
 695 ; AVX:       # %bb.0:
 696 ; AVX-NEXT:    pushq %rax
 697 ; AVX-NEXT:    vmovsd {{.*#+}} xmm1 = mem[0],zero
 698 ; AVX-NEXT:    vmovsd {{.*#+}} xmm0 = mem[0],zero
 699 ; AVX-NEXT:    callq fmod
 700 ; AVX-NEXT:    popq %rax
 701 ; AVX-NEXT:    retq
 702   %x = load double, double* %p
 703   %b = frem double 42.0, %x
 704   %r = insertelement <2 x double> undef, double %b, i32 0
 705   ret <2 x double> %r
 706 }
 707
 708 ; Try again with 256-bit types.
 709
 710 define <8 x i32> @add_op1_constant_v8i32(i32* %p) nounwind {
 711 ; SSE-LABEL: add_op1_constant_v8i32:
 712 ; SSE:       # %bb.0:
 713 ; SSE-NEXT:    movl (%rdi), %eax
 714 ; SSE-NEXT:    addl $42, %eax
 715 ; SSE-NEXT:    movd %eax, %xmm0
 716 ; SSE-NEXT:    retq
 717 ;
 718 ; AVX-LABEL: add_op1_constant_v8i32:
 719 ; AVX:       # %bb.0:
 720 ; AVX-NEXT:    movl (%rdi), %eax
 721 ; AVX-NEXT:    addl $42, %eax
 722 ; AVX-NEXT:    vmovd %eax, %xmm0
 723 ; AVX-NEXT:    retq
 724   %x = load i32, i32* %p
 725   %b = add i32 %x, 42
 726   %r = insertelement <8 x i32> undef, i32 %b, i32 0
 727   ret <8 x i32> %r
 728 }
 729
 730 define <4 x i64> @sub_op0_constant_v4i64(i64* %p) nounwind {
 731 ; SSE-LABEL: sub_op0_constant_v4i64:
 732 ; SSE:       # %bb.0:
 733 ; SSE-NEXT:    movl $42, %eax
 734 ; SSE-NEXT:    subq (%rdi), %rax
 735 ; SSE-NEXT:    movq %rax, %xmm0
 736 ; SSE-NEXT:    retq
 737 ;
 738 ; AVX-LABEL: sub_op0_constant_v4i64:
 739 ; AVX:       # %bb.0:
 740 ; AVX-NEXT:    movl $42, %eax
 741 ; AVX-NEXT:    subq (%rdi), %rax
 742 ; AVX-NEXT:    vmovq %rax, %xmm0
 743 ; AVX-NEXT:    retq
 744   %x = load i64, i64* %p
 745   %b = sub i64 42, %x
 746   %r = insertelement <4 x i64> undef, i64 %b, i32 0
 747   ret <4 x i64> %r
 748 }
 749
 750 define <8 x i32> @mul_op1_constant_v8i32(i32* %p) nounwind {
 751 ; SSE-LABEL: mul_op1_constant_v8i32:
 752 ; SSE:       # %bb.0:
 753 ; SSE-NEXT:    imull $42, (%rdi), %eax
 754 ; SSE-NEXT:    movd %eax, %xmm0
 755 ; SSE-NEXT:    retq
 756 ;
 757 ; AVX-LABEL: mul_op1_constant_v8i32:
 758 ; AVX:       # %bb.0:
 759 ; AVX-NEXT:    imull $42, (%rdi), %eax
 760 ; AVX-NEXT:    vmovd %eax, %xmm0
 761 ; AVX-NEXT:    retq
 762   %x = load i32, i32* %p
 763   %b = mul i32 %x, 42
 764   %r = insertelement <8 x i32> undef, i32 %b, i32 0
 765   ret <8 x i32> %r
 766 }
 767
 768 define <4 x i64> @or_op1_constant_v4i64(i64* %p) nounwind {
 769 ; SSE-LABEL: or_op1_constant_v4i64:
 770 ; SSE:       # %bb.0:
 771 ; SSE-NEXT:    movq (%rdi), %rax
 772 ; SSE-NEXT:    orq $42, %rax
 773 ; SSE-NEXT:    movq %rax, %xmm0
 774 ; SSE-NEXT:    retq
 775 ;
 776 ; AVX-LABEL: or_op1_constant_v4i64:
 777 ; AVX:       # %bb.0:
 778 ; AVX-NEXT:    movq (%rdi), %rax
 779 ; AVX-NEXT:    orq $42, %rax
 780 ; AVX-NEXT:    vmovq %rax, %xmm0
 781 ; AVX-NEXT:    retq
 782   %x = load i64, i64* %p
 783   %b = or i64 %x, 42
 784   %r = insertelement <4 x i64> undef, i64 %b, i32 0
 785   ret <4 x i64> %r
 786 }
 787
 788 ; Try again with 512-bit types.
 789
 790 define <16 x i32> @add_op1_constant_v16i32(i32* %p) nounwind {
 791 ; SSE-LABEL: add_op1_constant_v16i32:
 792 ; SSE:       # %bb.0:
 793 ; SSE-NEXT:    movl (%rdi), %eax
 794 ; SSE-NEXT:    addl $42, %eax
 795 ; SSE-NEXT:    movd %eax, %xmm0
 796 ; SSE-NEXT:    retq
 797 ;
 798 ; AVX-LABEL: add_op1_constant_v16i32:
 799 ; AVX:       # %bb.0:
 800 ; AVX-NEXT:    movl (%rdi), %eax
 801 ; AVX-NEXT:    addl $42, %eax
 802 ; AVX-NEXT:    vmovd %eax, %xmm0
 803 ; AVX-NEXT:    retq
 804   %x = load i32, i32* %p
 805   %b = add i32 %x, 42
 806   %r = insertelement <16 x i32> undef, i32 %b, i32 0
 807   ret <16 x i32> %r
 808 }
 809
 810 define <8 x i64> @sub_op0_constant_v8i64(i64* %p) nounwind {
 811 ; SSE-LABEL: sub_op0_constant_v8i64:
 812 ; SSE:       # %bb.0:
 813 ; SSE-NEXT:    movl $42, %eax
 814 ; SSE-NEXT:    subq (%rdi), %rax
 815 ; SSE-NEXT:    movq %rax, %xmm0
 816 ; SSE-NEXT:    retq
 817 ;
 818 ; AVX-LABEL: sub_op0_constant_v8i64:
 819 ; AVX:       # %bb.0:
 820 ; AVX-NEXT:    movl $42, %eax
 821 ; AVX-NEXT:    subq (%rdi), %rax
 822 ; AVX-NEXT:    vmovq %rax, %xmm0
 823 ; AVX-NEXT:    retq
 824   %x = load i64, i64* %p
 825   %b = sub i64 42, %x
 826   %r = insertelement <8 x i64> undef, i64 %b, i32 0
 827   ret <8 x i64> %r
 828 }
 829
 830 define <16 x i32> @mul_op1_constant_v16i32(i32* %p) nounwind {
 831 ; SSE-LABEL: mul_op1_constant_v16i32:
 832 ; SSE:       # %bb.0:
 833 ; SSE-NEXT:    imull $42, (%rdi), %eax
 834 ; SSE-NEXT:    movd %eax, %xmm0
 835 ; SSE-NEXT:    retq
 836 ;
 837 ; AVX-LABEL: mul_op1_constant_v16i32:
 838 ; AVX:       # %bb.0:
 839 ; AVX-NEXT:    imull $42, (%rdi), %eax
 840 ; AVX-NEXT:    vmovd %eax, %xmm0
 841 ; AVX-NEXT:    retq
 842   %x = load i32, i32* %p
 843   %b = mul i32 %x, 42
 844   %r = insertelement <16 x i32> undef, i32 %b, i32 0
 845   ret <16 x i32> %r
 846 }
 847
 848 define <8 x i64> @or_op1_constant_v8i64(i64* %p) nounwind {
 849 ; SSE-LABEL: or_op1_constant_v8i64:
 850 ; SSE:       # %bb.0:
 851 ; SSE-NEXT:    movq (%rdi), %rax
 852 ; SSE-NEXT:    orq $42, %rax
 853 ; SSE-NEXT:    movq %rax, %xmm0
 854 ; SSE-NEXT:    retq
 855 ;
 856 ; AVX-LABEL: or_op1_constant_v8i64:
 857 ; AVX:       # %bb.0:
 858 ; AVX-NEXT:    movq (%rdi), %rax
 859 ; AVX-NEXT:    orq $42, %rax
 860 ; AVX-NEXT:    vmovq %rax, %xmm0
 861 ; AVX-NEXT:    retq
 862   %x = load i64, i64* %p
 863   %b = or i64 %x, 42
 864   %r = insertelement <8 x i64> undef, i64 %b, i32 0
 865   ret <8 x i64> %r
 866 }
 867