test/CodeGen/Thumb2/LowOverheadLoops/revert-after-spill.mir

   1 # RUN: llc -mtriple=thumbv8.1m.main %s -run-pass=arm-low-overhead-loops --verify-machineinstrs -o - | FileCheck %s
   2
   3 # CHECK: while.body:
   4 # CHECK-NOT: t2DLS
   5 # CHECK-NOT: t2LEUpdate
   6
   7 --- |
   8   target datalayout = "e-m:e-p:32:32-Fi8-i64:64-v128:64:128-a:0:32-n32-S64"
   9   target triple = "thumbv8.1m.main-arm-none-eabi"
  10
  11   define i32 @skip_spill(i32 %n) #0 {
  12   entry:
  13     %cmp6 = icmp eq i32 %n, 0
  14     br i1 %cmp6, label %while.end, label %while.body.preheader
  15
  16   while.body.preheader:                             ; preds = %entry
  17     call void @llvm.set.loop.iterations.i32(i32 %n)
  18     br label %while.body
  19
  20   while.body:                                       ; preds = %while.body, %while.body.preheader
  21     %res.07 = phi i32 [ %add, %while.body ], [ 0, %while.body.preheader ]
  22     %0 = phi i32 [ %n, %while.body.preheader ], [ %1, %while.body ]
  23     %call = tail call i32 bitcast (i32 (...)* @bar to i32 ()*)()
  24     %add = add nsw i32 %call, %res.07
  25     %1 = call i32 @llvm.loop.decrement.reg.i32.i32.i32(i32 %0, i32 1)
  26     %2 = icmp ne i32 %1, 0
  27     br i1 %2, label %while.body, label %while.end
  28
  29   while.end:                                        ; preds = %while.body, %entry
  30     %res.0.lcssa = phi i32 [ 0, %entry ], [ %add, %while.body ]
  31     ret i32 %res.0.lcssa
  32   }
  33
  34   declare i32 @bar(...) local_unnamed_addr #0
  35   declare void @llvm.set.loop.iterations.i32(i32) #1
  36   declare i32 @llvm.loop.decrement.reg.i32.i32.i32(i32, i32) #1
  37
  38   attributes #0 = { "target-features"="+mve.fp" }
  39   attributes #1 = { noduplicate nounwind }
  40   attributes #2 = { nounwind }
  41
  42 ...
  43 ---
  44 name:            skip_spill
  45 alignment:       1
  46 exposesReturnsTwice: false
  47 legalized:       false
  48 regBankSelected: false
  49 selected:        false
  50 failedISel:      false
  51 tracksRegLiveness: false
  52 hasWinCFI:       false
  53 registers:       []
  54 liveins:
  55   - { reg: '$r0', virtual-reg: '' }
  56 frameInfo:
  57   isFrameAddressTaken: false
  58   isReturnAddressTaken: false
  59   hasStackMap:     false
  60   hasPatchPoint:   false
  61   stackSize:       16
  62   offsetAdjustment: 0
  63   maxAlignment:    4
  64   adjustsStack:    true
  65   hasCalls:        true
  66   stackProtector:  ''
  67   maxCallFrameSize: 0
  68   cvBytesOfCalleeSavedRegisters: 0
  69   hasOpaqueSPAdjustment: false
  70   hasVAStart:      false
  71   hasMustTailInVarArgFunc: false
  72   localFrameSize:  0
  73   savePoint:       ''
  74   restorePoint:    ''
  75 fixedStack:      []
  76 stack:
  77   - { id: 0, name: '', type: spill-slot, offset: -4, size: 4, alignment: 4,
  78       stack-id: default, callee-saved-register: '$lr', callee-saved-restored: false,
  79       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  80   - { id: 1, name: '', type: spill-slot, offset: -8, size: 4, alignment: 4,
  81       stack-id: default, callee-saved-register: '$r7', callee-saved-restored: true,
  82       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  83   - { id: 2, name: '', type: spill-slot, offset: -12, size: 4, alignment: 4,
  84       stack-id: default, callee-saved-register: '$r5', callee-saved-restored: true,
  85       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  86   - { id: 3, name: '', type: spill-slot, offset: -16, size: 4, alignment: 4,
  87       stack-id: default, callee-saved-register: '$r4', callee-saved-restored: true,
  88       debug-info-variable: '', debug-info-expression: '', debug-info-location: '' }
  89 constants:       []
  90 machineFunctionInfo: {}
  91 body:             |
  92   bb.0.entry:
  93     successors: %bb.4(0x30000000), %bb.1(0x50000000)
  94
  95     frame-setup tPUSH 14, $noreg, killed $r4, killed $r5, killed $r7, killed $lr, implicit-def $sp, implicit $sp
  96     frame-setup CFI_INSTRUCTION def_cfa_offset 16
  97     frame-setup CFI_INSTRUCTION offset $lr, -4
  98     frame-setup CFI_INSTRUCTION offset $r7, -8
  99     frame-setup CFI_INSTRUCTION offset $r5, -12
 100     frame-setup CFI_INSTRUCTION offset $r4, -16
 101     tCBZ $r0, %bb.4
 102
 103   bb.1.while.body.preheader:
 104     successors: %bb.2(0x80000000)
 105
 106     $lr = tMOVr $r0, 14, $noreg
 107     renamable $r4, dead $cpsr = tMOVi8 0, 14, $noreg
 108     t2DoLoopStart killed $r0
 109
 110   bb.2.while.body:
 111     successors: %bb.2(0x7c000000), %bb.3(0x04000000)
 112
 113     $r5 = tMOVr killed $lr, 14, $noreg
 114     tBL 14, $noreg, @bar, csr_aapcs, implicit-def dead $lr, implicit $sp, implicit-def $sp, implicit-def $r0
 115     $lr = tMOVr killed $r5, 14, $noreg
 116     renamable $r4 = nsw tADDhirr killed renamable $r4, killed renamable $r0, 14, $noreg
 117     renamable $lr = t2LoopDec killed renamable $lr, 1
 118     t2LoopEnd renamable $lr, %bb.2
 119     tB %bb.3, 14, $noreg
 120
 121   bb.3.while.end:
 122     $r0 = tMOVr killed $r4, 14, $noreg
 123     tPOP_RET 14, $noreg, def $r4, def $r5, def $r7, def $pc, implicit killed $r0
 124
 125   bb.4:
 126     renamable $r4, dead $cpsr = tMOVi8 0, 14, $noreg
 127     $r0 = tMOVr killed $r4, 14, $noreg
 128     tPOP_RET 14, $noreg, def $r4, def $r5, def $r7, def $pc, implicit killed $r0
 129
 130 ...