test/CodeGen/Thumb2/mve-pred-spill.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 declare arm_aapcs_vfpcc <4 x i32> @ext_i32()
   5 declare arm_aapcs_vfpcc <8 x i16> @ext_i16()
   6 declare arm_aapcs_vfpcc <16 x i8> @ext_i8()
   7
   8 define arm_aapcs_vfpcc <4 x i32> @shuffle1_v4i32(<4 x i32> %src, <4 x i32> %a) {
   9 ; CHECK-LABEL: shuffle1_v4i32:
  10 ; CHECK:       @ %bb.0: @ %entry
  11 ; CHECK-NEXT:    .save {r7, lr}
  12 ; CHECK-NEXT:    push {r7, lr}
  13 ; CHECK-NEXT:    .vsave {d8, d9}
  14 ; CHECK-NEXT:    vpush {d8, d9}
  15 ; CHECK-NEXT:    .pad #8
  16 ; CHECK-NEXT:    sub sp, #8
  17 ; CHECK-NEXT:    vcmp.i32 eq, q0, zr
  18 ; CHECK-NEXT:    vmov q4, q1
  19 ; CHECK-NEXT:    vstr p0, [sp, #4] @ 4-byte Spill
  20 ; CHECK-NEXT:    bl ext_i32
  21 ; CHECK-NEXT:    vldr p0, [sp, #4] @ 4-byte Reload
  22 ; CHECK-NEXT:    vpsel q0, q4, q0
  23 ; CHECK-NEXT:    add sp, #8
  24 ; CHECK-NEXT:    vpop {d8, d9}
  25 ; CHECK-NEXT:    pop {r7, pc}
  26 entry:
  27   %c = icmp eq <4 x i32> %src, zeroinitializer
  28   %ext = call arm_aapcs_vfpcc <4 x i32> @ext_i32()
  29   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %ext
  30   ret <4 x i32> %s
  31 }
  32
  33 define arm_aapcs_vfpcc <8 x i16> @shuffle1_v8i16(<8 x i16> %src, <8 x i16> %a) {
  34 ; CHECK-LABEL: shuffle1_v8i16:
  35 ; CHECK:       @ %bb.0: @ %entry
  36 ; CHECK-NEXT:    .save {r7, lr}
  37 ; CHECK-NEXT:    push {r7, lr}
  38 ; CHECK-NEXT:    .vsave {d8, d9}
  39 ; CHECK-NEXT:    vpush {d8, d9}
  40 ; CHECK-NEXT:    .pad #8
  41 ; CHECK-NEXT:    sub sp, #8
  42 ; CHECK-NEXT:    vcmp.i16 eq, q0, zr
  43 ; CHECK-NEXT:    vmov q4, q1
  44 ; CHECK-NEXT:    vstr p0, [sp, #4] @ 4-byte Spill
  45 ; CHECK-NEXT:    bl ext_i16
  46 ; CHECK-NEXT:    vldr p0, [sp, #4] @ 4-byte Reload
  47 ; CHECK-NEXT:    vpsel q0, q4, q0
  48 ; CHECK-NEXT:    add sp, #8
  49 ; CHECK-NEXT:    vpop {d8, d9}
  50 ; CHECK-NEXT:    pop {r7, pc}
  51 entry:
  52   %c = icmp eq <8 x i16> %src, zeroinitializer
  53   %ext = call arm_aapcs_vfpcc <8 x i16> @ext_i16()
  54   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %ext
  55   ret <8 x i16> %s
  56 }
  57
  58 define arm_aapcs_vfpcc <16 x i8> @shuffle1_v16i8(<16 x i8> %src, <16 x i8> %a) {
  59 ; CHECK-LABEL: shuffle1_v16i8:
  60 ; CHECK:       @ %bb.0: @ %entry
  61 ; CHECK-NEXT:    .save {r7, lr}
  62 ; CHECK-NEXT:    push {r7, lr}
  63 ; CHECK-NEXT:    .vsave {d8, d9}
  64 ; CHECK-NEXT:    vpush {d8, d9}
  65 ; CHECK-NEXT:    .pad #8
  66 ; CHECK-NEXT:    sub sp, #8
  67 ; CHECK-NEXT:    vcmp.i8 eq, q0, zr
  68 ; CHECK-NEXT:    vmov q4, q1
  69 ; CHECK-NEXT:    vstr p0, [sp, #4] @ 4-byte Spill
  70 ; CHECK-NEXT:    bl ext_i8
  71 ; CHECK-NEXT:    vldr p0, [sp, #4] @ 4-byte Reload
  72 ; CHECK-NEXT:    vpsel q0, q4, q0
  73 ; CHECK-NEXT:    add sp, #8
  74 ; CHECK-NEXT:    vpop {d8, d9}
  75 ; CHECK-NEXT:    pop {r7, pc}
  76 entry:
  77   %c = icmp eq <16 x i8> %src, zeroinitializer
  78   %ext = call arm_aapcs_vfpcc <16 x i8> @ext_i8()
  79   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %ext
  80   ret <16 x i8> %s
  81 }