test/CodeGen/Thumb2/mve-vcmpz.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc -mtriple=thumbv8.1m.main-arm-none-eabi -mattr=+mve -verify-machineinstrs %s -o - | FileCheck %s
   3
   4 define arm_aapcs_vfpcc <4 x i32> @vcmp_eqz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
   5 ; CHECK-LABEL: vcmp_eqz_v4i32:
   6 ; CHECK:       @ %bb.0: @ %entry
   7 ; CHECK-NEXT:    vcmp.i32 eq, q0, zr
   8 ; CHECK-NEXT:    vpsel q0, q1, q2
   9 ; CHECK-NEXT:    bx lr
  10 entry:
  11   %c = icmp eq <4 x i32> %src, zeroinitializer
  12   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  13   ret <4 x i32> %s
  14 }
  15
  16 define arm_aapcs_vfpcc <4 x i32> @vcmp_nez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  17 ; CHECK-LABEL: vcmp_nez_v4i32:
  18 ; CHECK:       @ %bb.0: @ %entry
  19 ; CHECK-NEXT:    vcmp.i32 ne, q0, zr
  20 ; CHECK-NEXT:    vpsel q0, q1, q2
  21 ; CHECK-NEXT:    bx lr
  22 entry:
  23   %c = icmp ne <4 x i32> %src, zeroinitializer
  24   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  25   ret <4 x i32> %s
  26 }
  27
  28 define arm_aapcs_vfpcc <4 x i32> @vcmp_sgtz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  29 ; CHECK-LABEL: vcmp_sgtz_v4i32:
  30 ; CHECK:       @ %bb.0: @ %entry
  31 ; CHECK-NEXT:    vcmp.s32 gt, q0, zr
  32 ; CHECK-NEXT:    vpsel q0, q1, q2
  33 ; CHECK-NEXT:    bx lr
  34 entry:
  35   %c = icmp sgt <4 x i32> %src, zeroinitializer
  36   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  37   ret <4 x i32> %s
  38 }
  39
  40 define arm_aapcs_vfpcc <4 x i32> @vcmp_sgez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  41 ; CHECK-LABEL: vcmp_sgez_v4i32:
  42 ; CHECK:       @ %bb.0: @ %entry
  43 ; CHECK-NEXT:    vcmp.s32 ge, q0, zr
  44 ; CHECK-NEXT:    vpsel q0, q1, q2
  45 ; CHECK-NEXT:    bx lr
  46 entry:
  47   %c = icmp sge <4 x i32> %src, zeroinitializer
  48   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  49   ret <4 x i32> %s
  50 }
  51
  52 define arm_aapcs_vfpcc <4 x i32> @vcmp_sltz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  53 ; CHECK-LABEL: vcmp_sltz_v4i32:
  54 ; CHECK:       @ %bb.0: @ %entry
  55 ; CHECK-NEXT:    vcmp.s32 lt, q0, zr
  56 ; CHECK-NEXT:    vpsel q0, q1, q2
  57 ; CHECK-NEXT:    bx lr
  58 entry:
  59   %c = icmp slt <4 x i32> %src, zeroinitializer
  60   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  61   ret <4 x i32> %s
  62 }
  63
  64 define arm_aapcs_vfpcc <4 x i32> @vcmp_slez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  65 ; CHECK-LABEL: vcmp_slez_v4i32:
  66 ; CHECK:       @ %bb.0: @ %entry
  67 ; CHECK-NEXT:    vcmp.s32 le, q0, zr
  68 ; CHECK-NEXT:    vpsel q0, q1, q2
  69 ; CHECK-NEXT:    bx lr
  70 entry:
  71   %c = icmp sle <4 x i32> %src, zeroinitializer
  72   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  73   ret <4 x i32> %s
  74 }
  75
  76 define arm_aapcs_vfpcc <4 x i32> @vcmp_ugtz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  77 ; CHECK-LABEL: vcmp_ugtz_v4i32:
  78 ; CHECK:       @ %bb.0: @ %entry
  79 ; CHECK-NEXT:    vcmp.i32 ne, q0, zr
  80 ; CHECK-NEXT:    vpsel q0, q1, q2
  81 ; CHECK-NEXT:    bx lr
  82 entry:
  83   %c = icmp ugt <4 x i32> %src, zeroinitializer
  84   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  85   ret <4 x i32> %s
  86 }
  87
  88 define arm_aapcs_vfpcc <4 x i32> @vcmp_ugez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
  89 ; CHECK-LABEL: vcmp_ugez_v4i32:
  90 ; CHECK:       @ %bb.0: @ %entry
  91 ; CHECK-NEXT:    vmov q0, q1
  92 ; CHECK-NEXT:    bx lr
  93 entry:
  94   %c = icmp uge <4 x i32> %src, zeroinitializer
  95   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
  96   ret <4 x i32> %s
  97 }
  98
  99 define arm_aapcs_vfpcc <4 x i32> @vcmp_ultz_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
 100 ; CHECK-LABEL: vcmp_ultz_v4i32:
 101 ; CHECK:       @ %bb.0: @ %entry
 102 ; CHECK-NEXT:    vmov q0, q2
 103 ; CHECK-NEXT:    bx lr
 104 entry:
 105   %c = icmp ult <4 x i32> %src, zeroinitializer
 106   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
 107   ret <4 x i32> %s
 108 }
 109
 110 define arm_aapcs_vfpcc <4 x i32> @vcmp_ulez_v4i32(<4 x i32> %src, <4 x i32> %a, <4 x i32> %b) {
 111 ; CHECK-LABEL: vcmp_ulez_v4i32:
 112 ; CHECK:       @ %bb.0: @ %entry
 113 ; CHECK-NEXT:    vmov.i32 q3, #0x0
 114 ; CHECK-NEXT:    vcmp.u32 cs, q3, q0
 115 ; CHECK-NEXT:    vpsel q0, q1, q2
 116 ; CHECK-NEXT:    bx lr
 117 entry:
 118   %c = icmp ule <4 x i32> %src, zeroinitializer
 119   %s = select <4 x i1> %c, <4 x i32> %a, <4 x i32> %b
 120   ret <4 x i32> %s
 121 }
 122
 123
 124 define arm_aapcs_vfpcc <8 x i16> @vcmp_eqz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 125 ; CHECK-LABEL: vcmp_eqz_v8i16:
 126 ; CHECK:       @ %bb.0: @ %entry
 127 ; CHECK-NEXT:    vcmp.i16 eq, q0, zr
 128 ; CHECK-NEXT:    vpsel q0, q1, q2
 129 ; CHECK-NEXT:    bx lr
 130 entry:
 131   %c = icmp eq <8 x i16> %src, zeroinitializer
 132   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 133   ret <8 x i16> %s
 134 }
 135
 136 define arm_aapcs_vfpcc <8 x i16> @vcmp_nez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 137 ; CHECK-LABEL: vcmp_nez_v8i16:
 138 ; CHECK:       @ %bb.0: @ %entry
 139 ; CHECK-NEXT:    vcmp.i16 ne, q0, zr
 140 ; CHECK-NEXT:    vpsel q0, q1, q2
 141 ; CHECK-NEXT:    bx lr
 142 entry:
 143   %c = icmp ne <8 x i16> %src, zeroinitializer
 144   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 145   ret <8 x i16> %s
 146 }
 147
 148 define arm_aapcs_vfpcc <8 x i16> @vcmp_sgtz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 149 ; CHECK-LABEL: vcmp_sgtz_v8i16:
 150 ; CHECK:       @ %bb.0: @ %entry
 151 ; CHECK-NEXT:    vcmp.s16 gt, q0, zr
 152 ; CHECK-NEXT:    vpsel q0, q1, q2
 153 ; CHECK-NEXT:    bx lr
 154 entry:
 155   %c = icmp sgt <8 x i16> %src, zeroinitializer
 156   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 157   ret <8 x i16> %s
 158 }
 159
 160 define arm_aapcs_vfpcc <8 x i16> @vcmp_sgez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 161 ; CHECK-LABEL: vcmp_sgez_v8i16:
 162 ; CHECK:       @ %bb.0: @ %entry
 163 ; CHECK-NEXT:    vcmp.s16 ge, q0, zr
 164 ; CHECK-NEXT:    vpsel q0, q1, q2
 165 ; CHECK-NEXT:    bx lr
 166 entry:
 167   %c = icmp sge <8 x i16> %src, zeroinitializer
 168   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 169   ret <8 x i16> %s
 170 }
 171
 172 define arm_aapcs_vfpcc <8 x i16> @vcmp_sltz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 173 ; CHECK-LABEL: vcmp_sltz_v8i16:
 174 ; CHECK:       @ %bb.0: @ %entry
 175 ; CHECK-NEXT:    vcmp.s16 lt, q0, zr
 176 ; CHECK-NEXT:    vpsel q0, q1, q2
 177 ; CHECK-NEXT:    bx lr
 178 entry:
 179   %c = icmp slt <8 x i16> %src, zeroinitializer
 180   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 181   ret <8 x i16> %s
 182 }
 183
 184 define arm_aapcs_vfpcc <8 x i16> @vcmp_slez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 185 ; CHECK-LABEL: vcmp_slez_v8i16:
 186 ; CHECK:       @ %bb.0: @ %entry
 187 ; CHECK-NEXT:    vcmp.s16 le, q0, zr
 188 ; CHECK-NEXT:    vpsel q0, q1, q2
 189 ; CHECK-NEXT:    bx lr
 190 entry:
 191   %c = icmp sle <8 x i16> %src, zeroinitializer
 192   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 193   ret <8 x i16> %s
 194 }
 195
 196 define arm_aapcs_vfpcc <8 x i16> @vcmp_ugtz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 197 ; CHECK-LABEL: vcmp_ugtz_v8i16:
 198 ; CHECK:       @ %bb.0: @ %entry
 199 ; CHECK-NEXT:    vcmp.i16 ne, q0, zr
 200 ; CHECK-NEXT:    vpsel q0, q1, q2
 201 ; CHECK-NEXT:    bx lr
 202 entry:
 203   %c = icmp ugt <8 x i16> %src, zeroinitializer
 204   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 205   ret <8 x i16> %s
 206 }
 207
 208 define arm_aapcs_vfpcc <8 x i16> @vcmp_ugez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 209 ; CHECK-LABEL: vcmp_ugez_v8i16:
 210 ; CHECK:       @ %bb.0: @ %entry
 211 ; CHECK-NEXT:    vmov q0, q1
 212 ; CHECK-NEXT:    bx lr
 213 entry:
 214   %c = icmp uge <8 x i16> %src, zeroinitializer
 215   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 216   ret <8 x i16> %s
 217 }
 218
 219 define arm_aapcs_vfpcc <8 x i16> @vcmp_ultz_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 220 ; CHECK-LABEL: vcmp_ultz_v8i16:
 221 ; CHECK:       @ %bb.0: @ %entry
 222 ; CHECK-NEXT:    vmov q0, q2
 223 ; CHECK-NEXT:    bx lr
 224 entry:
 225   %c = icmp ult <8 x i16> %src, zeroinitializer
 226   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 227   ret <8 x i16> %s
 228 }
 229
 230 define arm_aapcs_vfpcc <8 x i16> @vcmp_ulez_v8i16(<8 x i16> %src, <8 x i16> %a, <8 x i16> %b) {
 231 ; CHECK-LABEL: vcmp_ulez_v8i16:
 232 ; CHECK:       @ %bb.0: @ %entry
 233 ; CHECK-NEXT:    vmov.i32 q3, #0x0
 234 ; CHECK-NEXT:    vcmp.u16 cs, q3, q0
 235 ; CHECK-NEXT:    vpsel q0, q1, q2
 236 ; CHECK-NEXT:    bx lr
 237 entry:
 238   %c = icmp ule <8 x i16> %src, zeroinitializer
 239   %s = select <8 x i1> %c, <8 x i16> %a, <8 x i16> %b
 240   ret <8 x i16> %s
 241 }
 242
 243
 244 define arm_aapcs_vfpcc <16 x i8> @vcmp_eqz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 245 ; CHECK-LABEL: vcmp_eqz_v16i8:
 246 ; CHECK:       @ %bb.0: @ %entry
 247 ; CHECK-NEXT:    vcmp.i8 eq, q0, zr
 248 ; CHECK-NEXT:    vpsel q0, q1, q2
 249 ; CHECK-NEXT:    bx lr
 250 entry:
 251   %c = icmp eq <16 x i8> %src, zeroinitializer
 252   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 253   ret <16 x i8> %s
 254 }
 255
 256 define arm_aapcs_vfpcc <16 x i8> @vcmp_nez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 257 ; CHECK-LABEL: vcmp_nez_v16i8:
 258 ; CHECK:       @ %bb.0: @ %entry
 259 ; CHECK-NEXT:    vcmp.i8 ne, q0, zr
 260 ; CHECK-NEXT:    vpsel q0, q1, q2
 261 ; CHECK-NEXT:    bx lr
 262 entry:
 263   %c = icmp ne <16 x i8> %src, zeroinitializer
 264   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 265   ret <16 x i8> %s
 266 }
 267
 268 define arm_aapcs_vfpcc <16 x i8> @vcmp_sgtz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 269 ; CHECK-LABEL: vcmp_sgtz_v16i8:
 270 ; CHECK:       @ %bb.0: @ %entry
 271 ; CHECK-NEXT:    vcmp.s8 gt, q0, zr
 272 ; CHECK-NEXT:    vpsel q0, q1, q2
 273 ; CHECK-NEXT:    bx lr
 274 entry:
 275   %c = icmp sgt <16 x i8> %src, zeroinitializer
 276   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 277   ret <16 x i8> %s
 278 }
 279
 280 define arm_aapcs_vfpcc <16 x i8> @vcmp_sgez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 281 ; CHECK-LABEL: vcmp_sgez_v16i8:
 282 ; CHECK:       @ %bb.0: @ %entry
 283 ; CHECK-NEXT:    vcmp.s8 ge, q0, zr
 284 ; CHECK-NEXT:    vpsel q0, q1, q2
 285 ; CHECK-NEXT:    bx lr
 286 entry:
 287   %c = icmp sge <16 x i8> %src, zeroinitializer
 288   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 289   ret <16 x i8> %s
 290 }
 291
 292 define arm_aapcs_vfpcc <16 x i8> @vcmp_sltz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 293 ; CHECK-LABEL: vcmp_sltz_v16i8:
 294 ; CHECK:       @ %bb.0: @ %entry
 295 ; CHECK-NEXT:    vcmp.s8 lt, q0, zr
 296 ; CHECK-NEXT:    vpsel q0, q1, q2
 297 ; CHECK-NEXT:    bx lr
 298 entry:
 299   %c = icmp slt <16 x i8> %src, zeroinitializer
 300   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 301   ret <16 x i8> %s
 302 }
 303
 304 define arm_aapcs_vfpcc <16 x i8> @vcmp_slez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 305 ; CHECK-LABEL: vcmp_slez_v16i8:
 306 ; CHECK:       @ %bb.0: @ %entry
 307 ; CHECK-NEXT:    vcmp.s8 le, q0, zr
 308 ; CHECK-NEXT:    vpsel q0, q1, q2
 309 ; CHECK-NEXT:    bx lr
 310 entry:
 311   %c = icmp sle <16 x i8> %src, zeroinitializer
 312   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 313   ret <16 x i8> %s
 314 }
 315
 316 define arm_aapcs_vfpcc <16 x i8> @vcmp_ugtz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 317 ; CHECK-LABEL: vcmp_ugtz_v16i8:
 318 ; CHECK:       @ %bb.0: @ %entry
 319 ; CHECK-NEXT:    vcmp.i8 ne, q0, zr
 320 ; CHECK-NEXT:    vpsel q0, q1, q2
 321 ; CHECK-NEXT:    bx lr
 322 entry:
 323   %c = icmp ugt <16 x i8> %src, zeroinitializer
 324   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 325   ret <16 x i8> %s
 326 }
 327
 328 define arm_aapcs_vfpcc <16 x i8> @vcmp_ugez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 329 ; CHECK-LABEL: vcmp_ugez_v16i8:
 330 ; CHECK:       @ %bb.0: @ %entry
 331 ; CHECK-NEXT:    vmov q0, q1
 332 ; CHECK-NEXT:    bx lr
 333 entry:
 334   %c = icmp uge <16 x i8> %src, zeroinitializer
 335   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 336   ret <16 x i8> %s
 337 }
 338
 339 define arm_aapcs_vfpcc <16 x i8> @vcmp_ultz_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 340 ; CHECK-LABEL: vcmp_ultz_v16i8:
 341 ; CHECK:       @ %bb.0: @ %entry
 342 ; CHECK-NEXT:    vmov q0, q2
 343 ; CHECK-NEXT:    bx lr
 344 entry:
 345   %c = icmp ult <16 x i8> %src, zeroinitializer
 346   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 347   ret <16 x i8> %s
 348 }
 349
 350 define arm_aapcs_vfpcc <16 x i8> @vcmp_ulez_v16i8(<16 x i8> %src, <16 x i8> %a, <16 x i8> %b) {
 351 ; CHECK-LABEL: vcmp_ulez_v16i8:
 352 ; CHECK:       @ %bb.0: @ %entry
 353 ; CHECK-NEXT:    vmov.i32 q3, #0x0
 354 ; CHECK-NEXT:    vcmp.u8 cs, q3, q0
 355 ; CHECK-NEXT:    vpsel q0, q1, q2
 356 ; CHECK-NEXT:    bx lr
 357 entry:
 358   %c = icmp ule <16 x i8> %src, zeroinitializer
 359   %s = select <16 x i1> %c, <16 x i8> %a, <16 x i8> %b
 360   ret <16 x i8> %s
 361 }
 362
 363
 364 define arm_aapcs_vfpcc <2 x i64> @vcmp_eqz_v2i64(<2 x i64> %src, <2 x i64> %a, <2 x i64> %b) {
 365 ; CHECK-LABEL: vcmp_eqz_v2i64:
 366 ; CHECK:       @ %bb.0: @ %entry
 367 ; CHECK-NEXT:    vmov r0, s1
 368 ; CHECK-NEXT:    vmov r1, s0
 369 ; CHECK-NEXT:    orrs r0, r1
 370 ; CHECK-NEXT:    vmov r1, s2
 371 ; CHECK-NEXT:    clz r0, r0
 372 ; CHECK-NEXT:    lsrs r0, r0, #5
 373 ; CHECK-NEXT:    it ne
 374 ; CHECK-NEXT:    movne.w r0, #-1
 375 ; CHECK-NEXT:    vmov.32 q3[0], r0
 376 ; CHECK-NEXT:    vmov.32 q3[1], r0
 377 ; CHECK-NEXT:    vmov r0, s3
 378 ; CHECK-NEXT:    orrs r0, r1
 379 ; CHECK-NEXT:    clz r0, r0
 380 ; CHECK-NEXT:    lsrs r0, r0, #5
 381 ; CHECK-NEXT:    it ne
 382 ; CHECK-NEXT:    movne.w r0, #-1
 383 ; CHECK-NEXT:    vmov.32 q3[2], r0
 384 ; CHECK-NEXT:    vmov.32 q3[3], r0
 385 ; CHECK-NEXT:    vbic q0, q2, q3
 386 ; CHECK-NEXT:    vand q1, q1, q3
 387 ; CHECK-NEXT:    vorr q0, q1, q0
 388 ; CHECK-NEXT:    bx lr
 389 entry:
 390   %c = icmp eq <2 x i64> %src, zeroinitializer
 391   %s = select <2 x i1> %c, <2 x i64> %a, <2 x i64> %b
 392   ret <2 x i64> %s
 393 }
 394
 395 define arm_aapcs_vfpcc <2 x i32> @vcmp_eqz_v2i32(<2 x i64> %src, <2 x i32> %a, <2 x i32> %b) {
 396 ; CHECK-LABEL: vcmp_eqz_v2i32:
 397 ; CHECK:       @ %bb.0: @ %entry
 398 ; CHECK-NEXT:    vmov r0, s1
 399 ; CHECK-NEXT:    vmov r1, s0
 400 ; CHECK-NEXT:    orrs r0, r1
 401 ; CHECK-NEXT:    vmov r1, s2
 402 ; CHECK-NEXT:    clz r0, r0
 403 ; CHECK-NEXT:    lsrs r0, r0, #5
 404 ; CHECK-NEXT:    it ne
 405 ; CHECK-NEXT:    movne.w r0, #-1
 406 ; CHECK-NEXT:    vmov.32 q3[0], r0
 407 ; CHECK-NEXT:    vmov.32 q3[1], r0
 408 ; CHECK-NEXT:    vmov r0, s3
 409 ; CHECK-NEXT:    orrs r0, r1
 410 ; CHECK-NEXT:    clz r0, r0
 411 ; CHECK-NEXT:    lsrs r0, r0, #5
 412 ; CHECK-NEXT:    it ne
 413 ; CHECK-NEXT:    movne.w r0, #-1
 414 ; CHECK-NEXT:    vmov.32 q3[2], r0
 415 ; CHECK-NEXT:    vmov.32 q3[3], r0
 416 ; CHECK-NEXT:    vbic q0, q2, q3
 417 ; CHECK-NEXT:    vand q1, q1, q3
 418 ; CHECK-NEXT:    vorr q0, q1, q0
 419 ; CHECK-NEXT:    bx lr
 420 entry:
 421   %c = icmp eq <2 x i64> %src, zeroinitializer
 422   %s = select <2 x i1> %c, <2 x i32> %a, <2 x i32> %b
 423   ret <2 x i32> %s
 424 }