test/CodeGen/PowerPC/dcbt-sched.ll

   1 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-v128:128:128-n32:64"
   2 target triple = "powerpc64-unknown-linux-gnu"
   3 ; RUN: llc -verify-machineinstrs -mcpu=a2 -enable-misched -enable-aa-sched-mi < %s | FileCheck %s
   4
   5 define i8 @test1(i8* noalias %a, i8* noalias %b, i8* noalias %c) nounwind {
   6 entry:
   7   %q = load i8, i8* %b
   8   call void @llvm.prefetch(i8* %a, i32 0, i32 3, i32 1)
   9   %r = load i8, i8* %c
  10   %s = add i8 %q, %r
  11   ret i8 %s
  12 }
  13
  14 declare void @llvm.prefetch(i8*, i32, i32, i32)
  15
  16 ; Test that we've moved the second load to before the dcbt to better
  17 ; hide its latency.
  18 ; CHECK: @test1
  19 ; CHECK: lbz
  20 ; CHECK: lbz
  21 ; CHECK: dcbt
  22