test/CodeGen/X86/signbit-shift.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-- | FileCheck %s
   3
   4 ; If positive...
   5
   6 define i32 @zext_ifpos(i32 %x) {
   7 ; CHECK-LABEL: zext_ifpos:
   8 ; CHECK:       # %bb.0:
   9 ; CHECK-NEXT:    movl %edi, %eax
  10 ; CHECK-NEXT:    notl %eax
  11 ; CHECK-NEXT:    shrl $31, %eax
  12 ; CHECK-NEXT:    retq
  13   %c = icmp sgt i32 %x, -1
  14   %e = zext i1 %c to i32
  15   ret i32 %e
  16 }
  17
  18 define i32 @add_zext_ifpos(i32 %x) {
  19 ; CHECK-LABEL: add_zext_ifpos:
  20 ; CHECK:       # %bb.0:
  21 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
  22 ; CHECK-NEXT:    sarl $31, %edi
  23 ; CHECK-NEXT:    leal 42(%rdi), %eax
  24 ; CHECK-NEXT:    retq
  25   %c = icmp sgt i32 %x, -1
  26   %e = zext i1 %c to i32
  27   %r = add i32 %e, 41
  28   ret i32 %r
  29 }
  30
  31 define <4 x i32> @add_zext_ifpos_vec_splat(<4 x i32> %x) {
  32 ; CHECK-LABEL: add_zext_ifpos_vec_splat:
  33 ; CHECK:       # %bb.0:
  34 ; CHECK-NEXT:    pcmpeqd %xmm1, %xmm1
  35 ; CHECK-NEXT:    pcmpgtd %xmm1, %xmm0
  36 ; CHECK-NEXT:    movdqa {{.*#+}} xmm1 = [42,42,42,42]
  37 ; CHECK-NEXT:    psubd %xmm0, %xmm1
  38 ; CHECK-NEXT:    movdqa %xmm1, %xmm0
  39 ; CHECK-NEXT:    retq
  40   %c = icmp sgt <4 x i32> %x, <i32 -1, i32 -1, i32 -1, i32 -1>
  41   %e = zext <4 x i1> %c to <4 x i32>
  42   %r = add <4 x i32> %e, <i32 42, i32 42, i32 42, i32 42>
  43   ret <4 x i32> %r
  44 }
  45
  46 define i32 @sel_ifpos_tval_bigger(i32 %x) {
  47 ; CHECK-LABEL: sel_ifpos_tval_bigger:
  48 ; CHECK:       # %bb.0:
  49 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
  50 ; CHECK-NEXT:    sarl $31, %edi
  51 ; CHECK-NEXT:    leal 42(%rdi), %eax
  52 ; CHECK-NEXT:    retq
  53   %c = icmp sgt i32 %x, -1
  54   %r = select i1 %c, i32 42, i32 41
  55   ret i32 %r
  56 }
  57
  58 define i32 @sext_ifpos(i32 %x) {
  59 ; CHECK-LABEL: sext_ifpos:
  60 ; CHECK:       # %bb.0:
  61 ; CHECK-NEXT:    movl %edi, %eax
  62 ; CHECK-NEXT:    notl %eax
  63 ; CHECK-NEXT:    sarl $31, %eax
  64 ; CHECK-NEXT:    retq
  65   %c = icmp sgt i32 %x, -1
  66   %e = sext i1 %c to i32
  67   ret i32 %e
  68 }
  69
  70 define i32 @add_sext_ifpos(i32 %x) {
  71 ; CHECK-LABEL: add_sext_ifpos:
  72 ; CHECK:       # %bb.0:
  73 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
  74 ; CHECK-NEXT:    shrl $31, %edi
  75 ; CHECK-NEXT:    leal 41(%rdi), %eax
  76 ; CHECK-NEXT:    retq
  77   %c = icmp sgt i32 %x, -1
  78   %e = sext i1 %c to i32
  79   %r = add i32 %e, 42
  80   ret i32 %r
  81 }
  82
  83 define <4 x i32> @add_sext_ifpos_vec_splat(<4 x i32> %x) {
  84 ; CHECK-LABEL: add_sext_ifpos_vec_splat:
  85 ; CHECK:       # %bb.0:
  86 ; CHECK-NEXT:    pcmpeqd %xmm1, %xmm1
  87 ; CHECK-NEXT:    pcmpgtd %xmm1, %xmm0
  88 ; CHECK-NEXT:    paddd {{.*}}(%rip), %xmm0
  89 ; CHECK-NEXT:    retq
  90   %c = icmp sgt <4 x i32> %x, <i32 -1, i32 -1, i32 -1, i32 -1>
  91   %e = sext <4 x i1> %c to <4 x i32>
  92   %r = add <4 x i32> %e, <i32 42, i32 42, i32 42, i32 42>
  93   ret <4 x i32> %r
  94 }
  95
  96 define i32 @sel_ifpos_fval_bigger(i32 %x) {
  97 ; CHECK-LABEL: sel_ifpos_fval_bigger:
  98 ; CHECK:       # %bb.0:
  99 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 100 ; CHECK-NEXT:    shrl $31, %edi
 101 ; CHECK-NEXT:    leal 41(%rdi), %eax
 102 ; CHECK-NEXT:    retq
 103   %c = icmp sgt i32 %x, -1
 104   %r = select i1 %c, i32 41, i32 42
 105   ret i32 %r
 106 }
 107
 108 ; If negative...
 109
 110 define i32 @zext_ifneg(i32 %x) {
 111 ; CHECK-LABEL: zext_ifneg:
 112 ; CHECK:       # %bb.0:
 113 ; CHECK-NEXT:    movl %edi, %eax
 114 ; CHECK-NEXT:    shrl $31, %eax
 115 ; CHECK-NEXT:    retq
 116   %c = icmp slt i32 %x, 0
 117   %r = zext i1 %c to i32
 118   ret i32 %r
 119 }
 120
 121 define i32 @add_zext_ifneg(i32 %x) {
 122 ; CHECK-LABEL: add_zext_ifneg:
 123 ; CHECK:       # %bb.0:
 124 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 125 ; CHECK-NEXT:    shrl $31, %edi
 126 ; CHECK-NEXT:    leal 41(%rdi), %eax
 127 ; CHECK-NEXT:    retq
 128   %c = icmp slt i32 %x, 0
 129   %e = zext i1 %c to i32
 130   %r = add i32 %e, 41
 131   ret i32 %r
 132 }
 133
 134 define i32 @sel_ifneg_tval_bigger(i32 %x) {
 135 ; CHECK-LABEL: sel_ifneg_tval_bigger:
 136 ; CHECK:       # %bb.0:
 137 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 138 ; CHECK-NEXT:    shrl $31, %edi
 139 ; CHECK-NEXT:    leal 41(%rdi), %eax
 140 ; CHECK-NEXT:    retq
 141   %c = icmp slt i32 %x, 0
 142   %r = select i1 %c, i32 42, i32 41
 143   ret i32 %r
 144 }
 145
 146 define i32 @sext_ifneg(i32 %x) {
 147 ; CHECK-LABEL: sext_ifneg:
 148 ; CHECK:       # %bb.0:
 149 ; CHECK-NEXT:    movl %edi, %eax
 150 ; CHECK-NEXT:    sarl $31, %eax
 151 ; CHECK-NEXT:    retq
 152   %c = icmp slt i32 %x, 0
 153   %r = sext i1 %c to i32
 154   ret i32 %r
 155 }
 156
 157 define i32 @add_sext_ifneg(i32 %x) {
 158 ; CHECK-LABEL: add_sext_ifneg:
 159 ; CHECK:       # %bb.0:
 160 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 161 ; CHECK-NEXT:    sarl $31, %edi
 162 ; CHECK-NEXT:    leal 42(%rdi), %eax
 163 ; CHECK-NEXT:    retq
 164   %c = icmp slt i32 %x, 0
 165   %e = sext i1 %c to i32
 166   %r = add i32 %e, 42
 167   ret i32 %r
 168 }
 169
 170 define i32 @sel_ifneg_fval_bigger(i32 %x) {
 171 ; CHECK-LABEL: sel_ifneg_fval_bigger:
 172 ; CHECK:       # %bb.0:
 173 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 174 ; CHECK-NEXT:    sarl $31, %edi
 175 ; CHECK-NEXT:    leal 42(%rdi), %eax
 176 ; CHECK-NEXT:    retq
 177   %c = icmp slt i32 %x, 0
 178   %r = select i1 %c, i32 41, i32 42
 179   ret i32 %r
 180 }
 181
 182 define i32 @add_lshr_not(i32 %x) {
 183 ; CHECK-LABEL: add_lshr_not:
 184 ; CHECK:       # %bb.0:
 185 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 186 ; CHECK-NEXT:    sarl $31, %edi
 187 ; CHECK-NEXT:    leal 42(%rdi), %eax
 188 ; CHECK-NEXT:    retq
 189   %not = xor i32 %x, -1
 190   %sh = lshr i32 %not, 31
 191   %r = add i32 %sh, 41
 192   ret i32 %r
 193 }
 194
 195 define <4 x i32> @add_lshr_not_vec_splat(<4 x i32> %x) {
 196 ; CHECK-LABEL: add_lshr_not_vec_splat:
 197 ; CHECK:       # %bb.0:
 198 ; CHECK-NEXT:    psrad $31, %xmm0
 199 ; CHECK-NEXT:    paddd {{.*}}(%rip), %xmm0
 200 ; CHECK-NEXT:    retq
 201   %c = xor <4 x i32> %x, <i32 -1, i32 -1, i32 -1, i32 -1>
 202   %e = lshr <4 x i32> %c, <i32 31, i32 31, i32 31, i32 31>
 203   %r = add <4 x i32> %e, <i32 42, i32 42, i32 42, i32 42>
 204   ret <4 x i32> %r
 205 }
 206
 207 define i32 @sub_lshr_not(i32 %x) {
 208 ; CHECK-LABEL: sub_lshr_not:
 209 ; CHECK:       # %bb.0:
 210 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 211 ; CHECK-NEXT:    shrl $31, %edi
 212 ; CHECK-NEXT:    leal 42(%rdi), %eax
 213 ; CHECK-NEXT:    retq
 214   %not = xor i32 %x, -1
 215   %sh = lshr i32 %not, 31
 216   %r = sub i32 43, %sh
 217   ret i32 %r
 218 }
 219
 220 define <4 x i32> @sub_lshr_not_vec_splat(<4 x i32> %x) {
 221 ; CHECK-LABEL: sub_lshr_not_vec_splat:
 222 ; CHECK:       # %bb.0:
 223 ; CHECK-NEXT:    psrld $31, %xmm0
 224 ; CHECK-NEXT:    paddd {{.*}}(%rip), %xmm0
 225 ; CHECK-NEXT:    retq
 226   %c = xor <4 x i32> %x, <i32 -1, i32 -1, i32 -1, i32 -1>
 227   %e = lshr <4 x i32> %c, <i32 31, i32 31, i32 31, i32 31>
 228   %r = sub <4 x i32> <i32 42, i32 42, i32 42, i32 42>, %e
 229   ret <4 x i32> %r
 230 }
 231
 232 define i32 @sub_lshr(i32 %x, i32 %y) {
 233 ; CHECK-LABEL: sub_lshr:
 234 ; CHECK:       # %bb.0:
 235 ; CHECK-NEXT:    # kill: def $esi killed $esi def $rsi
 236 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 237 ; CHECK-NEXT:    sarl $31, %edi
 238 ; CHECK-NEXT:    leal (%rdi,%rsi), %eax
 239 ; CHECK-NEXT:    retq
 240   %sh = lshr i32 %x, 31
 241   %r = sub i32 %y, %sh
 242   ret i32 %r
 243 }
 244
 245 define <4 x i32> @sub_lshr_vec(<4 x i32> %x, <4 x i32> %y) {
 246 ; CHECK-LABEL: sub_lshr_vec:
 247 ; CHECK:       # %bb.0:
 248 ; CHECK-NEXT:    psrad $31, %xmm0
 249 ; CHECK-NEXT:    paddd %xmm1, %xmm0
 250 ; CHECK-NEXT:    retq
 251   %sh = lshr <4 x i32> %x, <i32 31, i32 31, i32 31, i32 31>
 252   %r = sub <4 x i32> %y, %sh
 253   ret <4 x i32> %r
 254 }
 255
 256 define i32 @sub_const_op_lshr(i32 %x) {
 257 ; CHECK-LABEL: sub_const_op_lshr:
 258 ; CHECK:       # %bb.0:
 259 ; CHECK-NEXT:    # kill: def $edi killed $edi def $rdi
 260 ; CHECK-NEXT:    sarl $31, %edi
 261 ; CHECK-NEXT:    leal 43(%rdi), %eax
 262 ; CHECK-NEXT:    retq
 263   %sh = lshr i32 %x, 31
 264   %r = sub i32 43, %sh
 265   ret i32 %r
 266 }
 267
 268 define <4 x i32> @sub_const_op_lshr_vec(<4 x i32> %x) {
 269 ; CHECK-LABEL: sub_const_op_lshr_vec:
 270 ; CHECK:       # %bb.0:
 271 ; CHECK-NEXT:    psrad $31, %xmm0
 272 ; CHECK-NEXT:    paddd {{.*}}(%rip), %xmm0
 273 ; CHECK-NEXT:    retq
 274   %sh = lshr <4 x i32> %x, <i32 31, i32 31, i32 31, i32 31>
 275   %r = sub <4 x i32> <i32 42, i32 42, i32 42, i32 42>, %sh
 276   ret <4 x i32> %r
 277 }
 278