test/CodeGen/X86/sse-intrinsics-x86_64.ll

   1 ; NOTE: Assertions have been autogenerated by utils/update_llc_test_checks.py
   2 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mattr=-sse2 -show-mc-encoding | FileCheck %s --check-prefixes=CHECK,SSE
   3 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mattr=+avx -show-mc-encoding | FileCheck %s --check-prefixes=CHECK,AVX,AVX1
   4 ; RUN: llc < %s -mtriple=x86_64-apple-darwin -mattr=+avx512f,+avx512bw,+avx512dq,+avx512vl -show-mc-encoding | FileCheck %s --check-prefixes=CHECK,AVX,AVX512
   5
   6 define i64 @test_x86_sse_cvtss2si64(<4 x float> %a0) {
   7 ; SSE-LABEL: test_x86_sse_cvtss2si64:
   8 ; SSE:       ## %bb.0:
   9 ; SSE-NEXT:    cvtss2si %xmm0, %rax ## encoding: [0xf3,0x48,0x0f,0x2d,0xc0]
  10 ; SSE-NEXT:    retq ## encoding: [0xc3]
  11 ;
  12 ; AVX1-LABEL: test_x86_sse_cvtss2si64:
  13 ; AVX1:       ## %bb.0:
  14 ; AVX1-NEXT:    vcvtss2si %xmm0, %rax ## encoding: [0xc4,0xe1,0xfa,0x2d,0xc0]
  15 ; AVX1-NEXT:    retq ## encoding: [0xc3]
  16 ;
  17 ; AVX512-LABEL: test_x86_sse_cvtss2si64:
  18 ; AVX512:       ## %bb.0:
  19 ; AVX512-NEXT:    vcvtss2si %xmm0, %rax ## EVEX TO VEX Compression encoding: [0xc4,0xe1,0xfa,0x2d,0xc0]
  20 ; AVX512-NEXT:    retq ## encoding: [0xc3]
  21   %res = call i64 @llvm.x86.sse.cvtss2si64(<4 x float> %a0) ; <i64> [#uses=1]
  22   ret i64 %res
  23 }
  24 declare i64 @llvm.x86.sse.cvtss2si64(<4 x float>) nounwind readnone
  25
  26
  27 define i64 @test_x86_sse_cvttss2si64(<4 x float> %a0) {
  28 ; SSE-LABEL: test_x86_sse_cvttss2si64:
  29 ; SSE:       ## %bb.0:
  30 ; SSE-NEXT:    cvttss2si %xmm0, %rax ## encoding: [0xf3,0x48,0x0f,0x2c,0xc0]
  31 ; SSE-NEXT:    retq ## encoding: [0xc3]
  32 ;
  33 ; AVX1-LABEL: test_x86_sse_cvttss2si64:
  34 ; AVX1:       ## %bb.0:
  35 ; AVX1-NEXT:    vcvttss2si %xmm0, %rax ## encoding: [0xc4,0xe1,0xfa,0x2c,0xc0]
  36 ; AVX1-NEXT:    retq ## encoding: [0xc3]
  37 ;
  38 ; AVX512-LABEL: test_x86_sse_cvttss2si64:
  39 ; AVX512:       ## %bb.0:
  40 ; AVX512-NEXT:    vcvttss2si %xmm0, %rax ## EVEX TO VEX Compression encoding: [0xc4,0xe1,0xfa,0x2c,0xc0]
  41 ; AVX512-NEXT:    retq ## encoding: [0xc3]
  42   %res = call i64 @llvm.x86.sse.cvttss2si64(<4 x float> %a0) ; <i64> [#uses=1]
  43   ret i64 %res
  44 }
  45 declare i64 @llvm.x86.sse.cvttss2si64(<4 x float>) nounwind readnone