[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / AArch64 / inlineasm-ldr-pseudo.ll
blobca24fc9c8807725a29108f70c306c7901f020e5c
1 ; We actually need to use -filetype=obj in this test because if we output
2 ; assembly, the current code path will bypass the parser and just write the
3 ; raw text out to the Streamer. We need to actually parse the inlineasm to
4 ; demonstrate the bug. Going the asm->obj route does not show the issue.
5 ; RUN: llc -mtriple=aarch64   < %s -filetype=obj | llvm-objdump -arch=aarch64 -d - | FileCheck %s
7 ; CHECK-LABEL: foo:
8 ; CHECK:       a0 79 95 d2   mov x0, #43981
9 ; CHECK:       c0 03 5f d6   ret
10 define i32 @foo() nounwind {
11 entry:
12   %0 = tail call i32 asm sideeffect "ldr $0,=0xabcd", "=r"() nounwind
13   ret i32 %0
15 ; CHECK-LABEL: bar:
16 ; CHECK:        40 00 00 58                                      ldr    x0, #8
17 ; CHECK:        c0 03 5f d6                                      ret
18 ; Make sure the constant pool entry comes after the return
19 ; CHECK-LABEL:        $d.1:
20 define i32 @bar() nounwind {
21 entry:
22   %0 = tail call i32 asm sideeffect "ldr $0,=0x10001", "=r"() nounwind
23   ret i32 %0