[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / ARM / 2012-03-13-DAGCombineBug.ll
blob6fb760c4bcc7ef2329f3458a6efe1a541dda2a38
1 ; RUN: llc < %s -mtriple=thumbv7-apple-ios | FileCheck %s
2 ; rdar://11035895
4 ; DAG combine incorrectly optimize (i32 vextract (v4i16 load $addr), c) to
5 ; (i16 load $addr+c*sizeof(i16)). It should have issued an extload instead. i.e.
6 ; (i32 extload $addr+c*sizeof(i16)
7 define void @test_hi_short3(<3 x i16> * nocapture %srcA, <2 x i16> * nocapture %dst) nounwind {
8 entry:
9 ; CHECK: vst1.32
10   %0 = load <3 x i16> , <3 x i16> * %srcA, align 8
11   %1 = shufflevector <3 x i16> %0, <3 x i16> undef, <2 x i32> <i32 2, i32 undef>
12   store <2 x i16> %1, <2 x i16> * %dst, align 4
13   ret void