test/CodeGen/ARM/inlineasm.ll

   1 ; RUN: llc -mtriple=armv8-eabi -mattr=+neon %s -o - | FileCheck %s
   2
   3 define i32 @test1(i32 %tmp54) {
   4         %tmp56 = tail call i32 asm "uxtb16 $0,$1", "=r,r"( i32 %tmp54 )         ; <i32> [#uses=1]
   5         ret i32 %tmp56
   6 }
   7
   8 define void @test2() {
   9         tail call void asm sideeffect "/* number: ${0:c} */", "i"( i32 1 )
  10         ret void
  11 }
  12
  13 define float @t-constraint-int(i32 %i) {
  14         ; CHECK-LABEL: t-constraint-int
  15         ; CHECK: vcvt.f32.s32 {{s[0-9]+}}, {{s[0-9]+}}
  16         %ret = call float asm "vcvt.f32.s32 $0, $1\0A", "=t,t"(i32 %i)
  17         ret float %ret
  18 }
  19
  20 define <2 x i32> @t-constraint-int-vector-64bit(<2 x float> %x) {
  21 entry:
  22         ; CHECK-LABEL: t-constraint-int-vector-64bit
  23         ; CHECK: vcvt.s32.f32 {{d[0-9]+}}, {{d[0-9]+}}
  24   %0 = tail call <2 x i32> asm "vcvt.s32.f32 $0, $1", "=t,t"(<2 x float> %x)
  25   ret <2 x i32> %0
  26 }
  27
  28 define <4 x i32> @t-constraint-int-vector-128bit(<4 x float> %x) {
  29 entry:
  30         ; CHECK-LABEL: t-constraint-int-vector-128bit
  31         ; CHECK: vcvt.s32.f32 {{q[0-7]}}, {{q[0-7]}}
  32   %0 = tail call <4 x i32> asm "vcvt.s32.f32 $0, $1", "=t,t"(<4 x float> %x)
  33   ret <4 x i32> %0
  34 }
  35
  36 define <2 x float> @t-constraint-float-vector-64bit(<2 x float> %a, <2 x float> %b) {
  37 entry:
  38         ; CHECK-LABEL: t-constraint-float-vector-64bit
  39         ; CHECK: vadd.f32 d{{[0-9]+}}, d{{[0-9]+}}, d{{[0-9]+}}
  40         %0 = tail call <2 x float> asm "vadd.f32 $0, $1, $2", "=t,t,t"(<2 x float> %a, <2 x float> %b)
  41         ret <2 x float> %0
  42 }
  43
  44 define <4 x float> @t-constraint-float-vector-128bit(<4 x float> %a, <4 x float> %b) {
  45 entry:
  46         ; CHECK-LABEL: t-constraint-float-vector-128bit
  47         ; CHECK: vadd.f32 q{{[0-7]}}, q{{[0-7]}}, q{{[0-7]}}
  48         %0 = tail call <4 x float> asm "vadd.f32 $0, $1, $2", "=t,t,t"(<4 x float> %a, <4 x float> %b)
  49         ret <4 x float> %0
  50 }
  51
  52 define i32 @even-GPR-constraint() {
  53 entry:
  54         ; CHECK-LABEL: even-GPR-constraint
  55         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #1
  56         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #2
  57         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #3
  58         ; CHECK: add [[REG:r1*[0, 2, 4, 6, 8]]], [[REG]], #4
  59         %0 = tail call { i32, i32, i32, i32 } asm "add $0, #1\0Aadd $1, #2\0Aadd $2, #3\0Aadd $3, #4\0A", "=^Te,=^Te,=^Te,=^Te,0,1,2,3"(i32 0, i32 0, i32 0, i32 0)
  60         %asmresult = extractvalue { i32, i32, i32, i32 } %0, 0
  61         ret i32 %asmresult
  62 }
  63
  64 define i32 @odd-GPR-constraint() {
  65 entry:
  66         ; CHECK-LABEL: odd-GPR-constraint
  67         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #1
  68         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #2
  69         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #3
  70         ; CHECK: add [[REG:r1*[1, 3, 5, 7, 9]]], [[REG]], #4
  71         %0 = tail call { i32, i32, i32, i32 } asm "add $0, #1\0Aadd $1, #2\0Aadd $2, #3\0Aadd $3, #4\0A", "=^To,=^To,=^To,=^To,0,1,2,3"(i32 0, i32 0, i32 0, i32 0)
  72         %asmresult = extractvalue { i32, i32, i32, i32 } %0, 0
  73         ret i32 %asmresult
  74 }