[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / ARM / load_store_opt_kill.mir
blob2c3324ae93e8cf4982d07b4b757065a4ee50903d
1 # RUN: llc -mtriple=armv7-none-eabi -verify-machineinstrs -run-pass arm-ldst-opt %s -o - | FileCheck %s
2 ---
3 # CHECK-LABEL: name: f
4 name:            f
5 # Make sure the load into $r0 doesn't clobber the base register before the second load uses it.
6 # CHECK: $r3 = LDRi12 $r0, 12, 14, $noreg
7 # CHECK-NEXT: $r0 = LDRi12 $r0, 8, 14, $noreg
8 body:             |
9   bb.0:
10     liveins: $r0, $r3
11     $r0, $r3 = LDRD $r0, $noreg, 8, 14, $noreg
12 ...