[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / MIR / AArch64 / generic-virtual-registers-with-regbank-error.mir
blob1cf5e3854857fccfcd23ae5ebc554e3ef869dc94
1 # RUN: not llc -mtriple=aarch64-apple-ios -run-pass none -o - %s 2>&1 \
2 # RUN:        | FileCheck %s --check-prefix=ERR
3 # REQUIRES: global-isel
4 # This test ensures that the MIR parser errors out when
5 # generic virtual register definitions are not correct.
6 # In that case, it is defined by a register bank.
8 --- |
9   define void @bar() { ret void }
10 ...
12 ---
13 name:            bar
14 registers:
15   - { id: 0, class: gpr }
16 body: |
17   bb.0:
18     liveins: $w0
19     ; ERR: generic virtual registers must have a type
20     ; ERR-NEXT: %0
21     %0 = G_ADD i32 $w0, $w0
22 ...