[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / MIR / AArch64 / register-operand-bank.mir
blob3da69342c9352fd262a156b16b0c4cb353a5cf4d
1 # RUN: llc -o - %s -mtriple=aarch64-- -run-pass=none | FileCheck %s
2 # REQUIRES: global-isel
3 # Test various aspects of register bank specification on machine operands.
4 --- |
5   define void @func() { ret void }
6 ...
7 ---
8 # CHECK-LABEL: name: func
9 # CHECK: registers:
10 # CHECK:   - { id: 0, class: gpr, preferred-register: '' }
11 # CHECK:   - { id: 1, class: fpr, preferred-register: '' }
12 name: func
13 body: |
14   bb.0:
15     %0 : gpr(s64) = COPY $x9
16     $x9 = COPY %0
18     %3 : fpr(s64) = COPY $d0
19     $d1 = COPY %3 : fpr
20 ...