test/CodeGen/MIR/PowerPC/prolog_vec_spills.mir

   1 # RUN: llc -mtriple=powerpc64le-unknown-linux-gnu -mcpu=pwr9 -run-pass=prologepilog -ppc-enable-pe-vector-spills %s -o - | FileCheck %s
   2
   3 ---
   4 name:            test1BB
   5 alignment:       4
   6 tracksRegLiveness: true
   7 liveins:
   8 body:             |
   9   bb.0.entry:
  10     $r14 = IMPLICIT_DEF
  11     $r15 = IMPLICIT_DEF
  12     $r16 = IMPLICIT_DEF
  13     $f0 = IMPLICIT_DEF
  14     $v20 = IMPLICIT_DEF
  15     BLR8 implicit undef $lr8, implicit undef $rm
  16
  17 # CHECK-LABEL: name:            test1BB
  18 # CHECK: body:             |
  19 # CHECK: $f1 = MTVSRD killed $x14
  20 # CHECK-NEXT: $f2 = MTVSRD killed $x15
  21 # CHECK-NEXT: $f3 = MTVSRD killed $x16
  22 # CHECK: $x16 = MFVSRD killed $f3
  23 # CHECK-NEXT: $x15 = MFVSRD killed $f2
  24 # CHECK-NEXT: $x14 = MFVSRD killed $f1
  25 ...
  26
  27 ---
  28 name:            test2BBs
  29 alignment:       4
  30 tracksRegLiveness: true
  31 liveins:
  32 body:             |
  33   bb.0.entry:
  34     successors: %bb.1, %bb.2
  35
  36     $cr0 = IMPLICIT_DEF
  37     BCC 4, killed renamable $cr0, %bb.2
  38     B %bb.1
  39
  40   bb.1:
  41     $r14 = IMPLICIT_DEF
  42     $r15 = IMPLICIT_DEF
  43     $r16 = IMPLICIT_DEF
  44     $r3 = IMPLICIT_DEF
  45     B %bb.3
  46
  47   bb.2:
  48     liveins: $x3
  49     $r3 = IMPLICIT_DEF
  50
  51   bb.3:
  52     BLR8 implicit undef $lr8, implicit undef $rm
  53
  54 # CHECK-LABEL: name:            test2BB
  55 # CHECK: body:             |
  56 # CHECK: $f0 = MTVSRD killed $x14
  57 # CHECK-NEXT: $f1 = MTVSRD killed $x15
  58 # CHECK-NEXT: $f2 = MTVSRD killed $x16
  59 # CHECK: $x16 = MFVSRD killed $f2
  60 # CHECK-NEXT: $x15 = MFVSRD killed $f1
  61 # CHECK-NEXT: $x14 = MFVSRD killed $f0
  62 ...