[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / Mips / coalesce-partial-redundant-reguse-terminator.mir
blobf442566dd60baf3954c1937fcedd272fa17f4511
1 # RUN: llc -march=mips64 -o - %s -run-pass=simple-register-coalescing | FileCheck %s
3 ---
4 name:            f
5 tracksRegLiveness: true
6 body:             |
7  bb.0:
8     successors: %bb.1
10     %21:gpr32 = ADDiu $zero, 0
11     %22:gpr32 = COPY %21
12     %22:gpr32 = ADDiu %22, 1
13     J %bb.1, implicit-def dead $at
15  bb.1:
16     successors: %bb.2
18     BEQ %22, $zero, %bb.2, implicit-def $at
20  bb.2:
21     successors: %bb.2, %bb.3
23     %22:gpr32 = COPY %21
24     %21:gpr32 = COPY %22
25     BEQ undef %0:gpr32, $zero, %bb.2, implicit-def $at
27  bb.3:
29 ...
31 # We should not hoist the
33 #  %22:gpr32 = COPY %21
35 # into bb.1 since %22 is used in the BEQ.
37 # CHECK-LABEL: bb.1:
38 # CHECK-NOT:      COPY
39 # CHECK:          BEQ
41 # CHECK-LABEL: bb.2: