[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / NVPTX / tex-read-cuda.ll
blobd5f7c1667f17baa73ea70770a67d0a1dbc74edf2
1 ; RUN: llc < %s -march=nvptx -mcpu=sm_20 | FileCheck %s --check-prefix=SM20
2 ; RUN: llc < %s -march=nvptx -mcpu=sm_30 | FileCheck %s --check-prefix=SM30
5 target triple = "nvptx-unknown-cuda"
7 declare { float, float, float, float } @llvm.nvvm.tex.unified.1d.v4f32.s32(i64, i32)
8 declare i64 @llvm.nvvm.texsurf.handle.internal.p1i64(i64 addrspace(1)*)
10 ; SM20-LABEL: .entry foo
11 ; SM30-LABEL: .entry foo
12 define void @foo(i64 %img, float* %red, i32 %idx) {
13 ; SM20: ld.param.u64    %rd[[TEXREG:[0-9]+]], [foo_param_0];
14 ; SM20: tex.1d.v4.f32.s32 {%f[[RED:[0-9]+]], %f[[GREEN:[0-9]+]], %f[[BLUE:[0-9]+]], %f[[ALPHA:[0-9]+]]}, [%rd[[TEXREG]], {%r{{[0-9]+}}}]
15 ; SM30: ld.param.u64    %rd[[TEXREG:[0-9]+]], [foo_param_0];
16 ; SM30: tex.1d.v4.f32.s32 {%f[[RED:[0-9]+]], %f[[GREEN:[0-9]+]], %f[[BLUE:[0-9]+]], %f[[ALPHA:[0-9]+]]}, [%rd[[TEXREG]], {%r{{[0-9]+}}}]
17   %val = tail call { float, float, float, float } @llvm.nvvm.tex.unified.1d.v4f32.s32(i64 %img, i32 %idx)
18   %ret = extractvalue { float, float, float, float } %val, 0
19 ; SM20: st.global.f32 [%r{{[0-9]+}}], %f[[RED]]
20 ; SM30: st.global.f32 [%r{{[0-9]+}}], %f[[RED]]
21   store float %ret, float* %red
22   ret void
26 @tex0 = internal addrspace(1) global i64 0, align 8
28 ; SM20-LABEL: .entry bar
29 ; SM30-LABEL: .entry bar
30 define void @bar(float* %red, i32 %idx) {
31 ; SM30: mov.u64 %rd[[TEXHANDLE:[0-9]+]], tex0 
32   %texHandle = tail call i64 @llvm.nvvm.texsurf.handle.internal.p1i64(i64 addrspace(1)* @tex0)
33 ; SM20: tex.1d.v4.f32.s32 {%f[[RED:[0-9]+]], %f[[GREEN:[0-9]+]], %f[[BLUE:[0-9]+]], %f[[ALPHA:[0-9]+]]}, [tex0, {%r{{[0-9]+}}}]
34 ; SM30: tex.1d.v4.f32.s32 {%f[[RED:[0-9]+]], %f[[GREEN:[0-9]+]], %f[[BLUE:[0-9]+]], %f[[ALPHA:[0-9]+]]}, [%rd[[TEXHANDLE]], {%r{{[0-9]+}}}]
35   %val = tail call { float, float, float, float } @llvm.nvvm.tex.unified.1d.v4f32.s32(i64 %texHandle, i32 %idx)
36   %ret = extractvalue { float, float, float, float } %val, 0
37 ; SM20: st.global.f32 [%r{{[0-9]+}}], %f[[RED]]
38 ; SM30: st.global.f32 [%r{{[0-9]+}}], %f[[RED]]
39   store float %ret, float* %red
40   ret void
43 !nvvm.annotations = !{!1, !2, !3}
44 !1 = !{void (i64, float*, i32)* @foo, !"kernel", i32 1}
45 !2 = !{void (float*, i32)* @bar, !"kernel", i32 1}
46 !3 = !{i64 addrspace(1)* @tex0, !"texture", i32 1}