[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / mcm-13.ll
blobd7c50efbbae590de09f64e084313124ad9d6df2e
1 ; RUN: llc -relocation-model=pic -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=medium <%s | FileCheck %s
2 ; RUN: llc -relocation-model=pic -verify-machineinstrs -mcpu=pwr7 -O0 -code-model=large <%s | FileCheck %s
4 ; Test correct code generation for medium and large code model
5 ; for loading and storing a weak variable
7 target datalayout = "E-p:64:64:64-i1:8:8-i8:8:8-i16:16:16-i32:32:32-i64:64:64-f32:32:32-f64:64:64-f128:128:128-v128:128:128-n32:64"
8 target triple = "powerpc64-unknown-linux-gnu"
10 @wi = weak global i32 0, align 4
12 define signext i32 @test_weak() nounwind {
13 entry:
14   %0 = load i32, i32* @wi, align 4
15   %inc = add nsw i32 %0, 1
16   store i32 %inc, i32* @wi, align 4
17   ret i32 %0
20 ; CHECK-LABEL: test_weak:
21 ; CHECK: addis [[REG1:[0-9]+]], 2, .LC[[TOCNUM:[0-9]+]]@toc@ha
22 ; CHECK: ld [[REG2:[0-9]+]], .LC[[TOCNUM]]@toc@l([[REG1]])
23 ; CHECK: lwz {{[0-9]+}}, 0([[REG2]])
24 ; CHECK: stw {{[0-9]+}}, 0([[REG2]])
25 ; CHECK: .section .toc
26 ; CHECK: .LC[[TOCNUM]]:
27 ; CHECK: .tc {{[a-z0-9A-Z_.]+}}[TC],{{[a-z0-9A-Z_.]+}}