[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / PowerPC / zext-free.ll
blob57fc521da8bd3ff0ce16de98be9b5c4641285358
1 ; RUN: llc -verify-machineinstrs -mcpu=ppc64 < %s | FileCheck %s
2 target datalayout = "E-m:e-i64:64-n32:64"
3 target triple = "powerpc64-unknown-linux-gnu"
5 ; Function Attrs: noreturn nounwind
6 define signext i32 @_Z1fRPc(i8** nocapture dereferenceable(8) %p) #0 {
7 entry:
8   %.pre = load i8*, i8** %p, align 8
9   br label %loop
11 loop:                                             ; preds = %loop.backedge, %entry
12   %0 = phi i8* [ %.pre, %entry ], [ %.be, %loop.backedge ]
13   %1 = load i8, i8* %0, align 1
14   %tobool = icmp eq i8 %1, 0
15   %incdec.ptr = getelementptr inbounds i8, i8* %0, i64 1
16   store i8* %incdec.ptr, i8** %p, align 8
17   %2 = load i8, i8* %incdec.ptr, align 1
18   %tobool2 = icmp ne i8 %2, 0
19   %or.cond = and i1 %tobool, %tobool2
20   br i1 %or.cond, label %if.then3, label %loop.backedge
22 if.then3:                                         ; preds = %loop
23   %incdec.ptr4 = getelementptr inbounds i8, i8* %0, i64 2
24   store i8* %incdec.ptr4, i8** %p, align 8
25   br label %loop.backedge
27 loop.backedge:                                    ; preds = %if.then3, %loop
28   %.be = phi i8* [ %incdec.ptr4, %if.then3 ], [ %incdec.ptr, %loop ]
29   br label %loop
31 ; CHECK-LABEL: @_Z1fRPc
32 ; CHECK-NOT: rlwinm {{[0-9]+}}, {{[0-9]+}}, 0, 24, 31
33 ; CHECK-NOT: clrlwi {{[0-9]+}}, {{[0-9]+}}, 24
36 attributes #0 = { noreturn nounwind }