[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SPARC / inlineasm-bad.ll
blob5bf2adbeb75c9595e218bae6d5060a28c68c8549
1 ; RUN: not llc -march=sparc <%s 2>&1 | FileCheck %s
2 ; RUN: not llc -march=sparcv9 <%s 2>&1 | FileCheck %s
4 ; CHECK: error: couldn't allocate input reg for constraint '{f32}'
5 ; CHECK: error: couldn't allocate input reg for constraint '{f21}'
6 ; CHECK: error: couldn't allocate input reg for constraint '{f38}'
7 define void @test_constraint_float_reg() {
8 entry:
9   tail call void asm sideeffect "fadds $0,$1,$2", "{f32},{f0},{f0}"(float 6.0, float 7.0, float 8.0)
10   tail call void asm sideeffect "faddd $0,$1,$2", "{f21},{f0},{f0}"(double 9.0, double 10.0, double 11.0)
11   tail call void asm sideeffect "faddq $0,$1,$2", "{f38},{f0},{f0}"(fp128 0xL0, fp128 0xL0, fp128 0xL0)
12   ret void