[ARM] More MVE compare vector splat combines for ANDs
[llvm-complete.git] / test / CodeGen / SystemZ / locr-legal-regclass.ll
blob1f792439a49cc1421ddcbc96ceb5884906fb2963
1 ; RUN: llc < %s -mtriple=s390x-linux-gnu -mcpu=zEC12 -verify-machineinstrs | FileCheck %s
3 ; Test that early if conversion produces LOCR with operands of the right
4 ; register classes.
6 define void @autogen_SD4739(i8*) {
7 ; CHECK-NOT: Expected a GR32Bit register, but got a GRX32Bit register
8 BB:
9   %L34 = load i8, i8* %0
10   %Cmp56 = icmp sgt i8 undef, %L34
11   br label %CF246
13 CF246:                                            ; preds = %CF246, %BB
14   %Sl163 = select i1 %Cmp56, i8 %L34, i8 undef
15   br i1 undef, label %CF246, label %CF248
17 CF248:                                            ; preds = %CF248, %CF246
18   store i8 %Sl163, i8* %0
19   br label %CF248